0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

一文了解FPGA发展之路 —— 将功耗和价格降低一万倍

FPGA设计论坛 来源:未知 2023-07-21 14:45 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

wKgZomToEg6AQ8xBAAADFPiCFw8266.pngwKgZomToEg6ADBQEAAAAuFYhST8406.png

点击上方蓝字关注我们

FPGA 器件自问世以来,已经经过了几个不同的发展阶段。驱动每个阶段发展的因素都是工艺技术和应用需求。正是这些驱动因素,导致器件的特性和工具发生了明显的变化。FPGA 经历了如下几个时代:
● 发明时代;
● 扩展时代;
● 积累时代;
● 系统时代。

赛灵思于 1984 年发明了世界首款 FPGA,那个时候还不叫 FPGA,直到 1988 年 Actel 才让这个词流行起来。接下来的 30 年里,这种名为 FPGA 的器件,在容量上提升了一万多倍,速度提升了 一百倍,每单位功能的成本和能耗降低了一万多倍 (见图 1)。

wKgZomToEg-AAyDtAAEaDaPUyBA025.png

图 1:与 1988 年的赛灵思 FPGA 特征对比。价格和功耗降低一万倍。

这些进步主要由工艺技术所驱动, 而且人们很容易认为 FPGA 的发展只是随着工艺的发展简单地增大了容量。其实并没有这么简单。真正的故事要精彩得多。

1、发明时代(1984 年 - 1992 年)

首款 FPGA,即赛灵思 XC2064,只包含 64 个逻辑模块,每个模块含有两个 3 输入查找表 (LUT) 和一个寄存器。按照现在的计算,该器件有 64 个逻辑单元——不足 1000 个逻辑门。尽管容量很小,XC2064 晶片的尺寸却非常大,比当时的微处理器还要大;而且采用 2.5 微米工艺技术勉强能制造出这种器件。

每功能的晶片尺寸和成本至关重要。XC2064 只有 64 个触发器,但由于晶片太大,成本高达数百美元。产量对大晶片来说是超线性的,因此晶片尺寸增加 5% 就会让成本翻一倍,让良率降至零,同时也导致初期的赛灵思无产品可卖。成本控制不仅仅是成本优化的问题;更是牵扯到公司生存问题。

在成本压力下,FPGA 架构师寻求通过架构和工艺创新来尽可能提高 FPGA 设计效率。尽管基于 SRAM 的 FPGA 是可重编程的,但是片上 SRAM 占据了 FPGA 大部分的晶片面积。基于反熔丝的 FPGA 以牺牲可重编程能力为代价,避免了 SRAM 存储系统片上占位面积过大问题。1990 年,最大容量的 FPGA 是基于反熔丝的 Actel 1280。Quicklogic 和 Crosspoint 也跟随 Actel 的脚步开发出基于反熔丝的 FPGA。为提高效率,架构经历了从复杂的 LUT 结构到 NAND 门再到单个晶体管的演变。

在发明时代,FPGA 是数量远远比用户的应用产品小得多。因此,多 FPGA 系统变得流行,自动化多芯片分区软件成为 FPGA 设计套件的重要组成部分。自动布局布线尚未有。完全不同的 FPGA 架构排除了通用设计工具的可能,因此 FPGA 厂商就担负起了为各自器件开发电子设计自动化 (EDA) 的任务。由于问题比较小,FPGA(逻辑和物理)手动设计是可以接受的。手动设计与优化通常很有必要,因为芯片上布线资源有限会带来很大设计挑战。

2、扩展时代(1992 年 - 1999 年)

FPGA 初创公司都是无晶圆厂的公司,在当时属于新鲜事物。由于没有晶圆厂,他们在上世纪 90 年代初期通常无法获得领先的芯片技术。因此 FPGA 开启了扩展时代,此时落后于 IC 工艺的发展。到上世纪 90 年代后期,IC 代工厂意识到 FPGA 是理想的工艺发展推动因素,由此 FPGA 成为扫除工艺发展障碍的利器。代工厂只要能用新工艺产出晶体管和电线,就能制造基于 SRAM 的 FPGA。每一代新工艺的出现都会将晶体管数量增加一倍,使每功能成本减半,并将最大 FPGA 的尺寸增大一倍。化学-机械抛光(CMP)技术允许代工厂在 IC 上堆叠更多金属层,使 FPGA 厂商能够大幅增加片上互联,以适应更大的 LUT 容量 (见图 2)。

wKgZomToEg-ASQlEAAC9bt09l84183.png

图 2:FPGA LUT 和互连线路的增加。线路长度以数百万晶体管间距来测量。

占位面积变得不再像发明时代时那么宝贵。现在,占位面积可让位于性能、特性和易用性。更大的 FPGA 设计需要具有自动布局布线功能的综合工具。到上世纪 90 年代末,自动综合、布局和布线已经成为设计流程的必要步骤。FPGA 公司的命运对 EDA 工具的依赖程度不亚于对 FPGA 功能的依赖程度。

最重要的是,实现容量翻番和片上 FPGA 逻辑成本减半的最简单方法是采用新一代工艺技术节点,因此,尽早采用新的工艺节点意义非凡。基于 SRAM 的 FPGA 在这个时期实现了明显的产品优势,因为它们率先采用了每种新工艺节点:基于 SRAM 的器件可立即使用密度更高的新工艺,而反熔丝在新节点上的验证工作则额外需要数月甚至数年时间。基于反熔丝的 FPGA 丧失了竞争优势。为获得上市速度和成本优势,架构创新与工艺改进相比就要退居其次。

3、积累时代(2000 年 - 2007 年)

新千年伊始,FPGA 已成为数字系统中的通用组件。容量和设计尺寸快速增加,FPGA 在数据通信领域开辟了巨大市场。2000年代初期互联网泡沫破灭之后,迫切需要降低成本,这也减少了很多“临时”ASIC 用户。定制芯片对小的研发团队来说风险太大。当他们发现FPGA可以解决他们的问题,自然他们就变成了 FPGA 用户。

FPGA 问题不局限于典型问题,单纯提高容量不足以保证市场增长。FPGA 厂商通过如下两种方式解决了这一挑战。针对低端市场,厂商再度关注效率问题,并生产低容量、低性能、“低成本”的 FPGA 系列,例如赛灵思 Spartan FPGA 系列。针对高端市场,FPGA 厂商通过开发针对重要功能的软逻辑 (IP) 库,努力让客户更方便地填充最大的 FPGA。这些软逻辑功能中最值得注意的是存储器控制器、各种通信协议模块(包括以太网 MAC),甚至软微处理器(如赛灵思 MicroBlaze 处理器)。

设计特点在 2000 年代发生了改变。大型 FPGA 容纳超大型设计(完整子系统)。FPGA 用户不再只是实现逻辑;他们需要使 FPGA 设计符合系统标准要求。这些标准主要是指信号和协议方面的通信标准,可用来连接外部组件或者实现内部模块通信。处理标准让 FPGA 在计算密集型应用中发挥越来越重要的作用。积累时代末期,FPGA 已不仅是门阵列,而且还是集成有可编程逻辑的复杂功能集。FPGA 俨然变成了一个系统。

4、系统时代(2008 年以后)

为解决系统设计问题,FPGA 越来越多地整合系统模块:高速收发器、存储器、DSP 处理单元和完整处理器。同时还进一步集成了重要控制功能:比特流加密与验证、混合信号处理、电源与温度监控以及电源管理等。这些特性在 Zynq All Programmable 器件中得到了充分体现。同时,器件也推动了工具的发展。系统 FPGA 需要高效的系统编程语言,现可利用 OpenCL 和 C 语言以类似软件的流程来编程。

FPGA 发展何时才能到头?可编程性的基本价值已经为业界所共识,小型、高效的逻辑操作可加速很多重要算法并降低功耗,FPGA 技术会持续存在, 并不断发展演进。

wKgZomToEg-ABB2IAAAJM7aZU1A224.png

有你想看的精彩 至芯科技-FPGA就业培训来袭!你的选择开启你的高薪之路!7月12号北京中心开课、欢迎咨询! 基于FPGA的CAN总线通信节点设计 基于FPGA的DVI/HDMI接口实现方案

wKgZomToEg-AX2UyAABUdafP6GM670.jpg

扫码加微信邀请您加入FPGA学习交流群

wKgZomToEg-ATHeIAAACXWrmhKE400.png

欢迎加入至芯科技FPGA微信学习交流群,这里有一群优秀的FPGA工程师、学生、老师、这里FPGA技术交流学习氛围浓厚、相互分享、相互帮助、叫上小伙伴一起加入吧!

点个在看你最好看


原文标题:一文了解FPGA发展之路 —— 将功耗和价格降低一万倍

文章出处:【微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1655

    文章

    22286

    浏览量

    630296

原文标题:一文了解FPGA发展之路 —— 将功耗和价格降低一万倍

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Altera Agilex 5 D系列FPGA和SoC家族全面升级

    Agilex 5 D 系列 FPGA 和 SoC 家族全面升级,为中端 FPGA 应用能力带来巨大飞跃——逻辑单元、内存、DSP/AI 算力提升高达 2.5 ,外存带宽提升高达 2
    的头像 发表于 11-25 14:42 1052次阅读

    利用DMA如何降低MCU功耗

    利用DMA(直接内存访问)降低MCU功耗的核心在于最小化CPU介入,通过硬件自动完成数据传输任务,使CPU能尽可能长时间处于休眠状态。 CPU休眠时间最大化 DMA接管数据搬运(如外设↔内存、内存
    发表于 11-18 07:34

    了解Mojo编程语言

    Mojo 是种由 Modular AI 公司开发的编程语言,旨在 Python 的易用性与 C 语言的高性能相结合,特别适合人工智能(AI)、高性能计算(HPC)和系统级编程场景。以下是关于
    发表于 11-07 05:59

    ALM(应用生命周期管理)解析:了解其概念、关键阶段及Perforce ALM工具推荐

    什么是ALM(应用生命周期管理)?它远不止是SDLC!了解其概念、关键阶段以及如何借助Perforce ALM这类工具,实现端到端的可追溯性、加速发布并保障合规性。
    的头像 发表于 09-19 11:03 1256次阅读
    ALM(应用生命周期管理)解析:<b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>了解</b>其概念、关键阶段及Perforce ALM工具推荐

    了解sbRIO板卡的使用方法

    NI 的 sbRIO 系列是款高度集成的嵌入式单板控制器,其核心特点是实时处理器、用户可编程FPGA和丰富的工业I/O接口三者紧密结合在块紧凑的板卡上。
    的头像 发表于 09-05 15:35 3118次阅读
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>了解</b>sbRIO板卡的使用方法

    CYBT-213043-MESH如何降低功耗节点的电流消耗?

    LOW_POWER_NODE 之外 \"Mesh_Demo_Temperure_Sensor \" 的最佳设置是什么?\"= 1 \" 以尽可能降低功耗节点的电流消耗。
    发表于 07-04 06:21

    了解电压谐波

    我们经常会听到谐波,到底什么是谐波,怎么定义的?为什么要关注谐波?什么时候关注谐波?谐波如何计算或标准规定的谐波的算法是怎样的?GB关于电压谐波又是如何评估的?带着诸多的问题,我们一起来了解
    的头像 发表于 06-28 17:23 3831次阅读
    <b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>了解</b>电压谐波

    代nRF54L系列:进降低功耗

    谈到nRF54L系列,22 nm工艺节点在降低功耗方面发挥了定的作用,但功耗改进主要源于这无线 SoC/MCU的设计对系统级功耗的全面审慎处理。凭借积累了数十年的低
    的头像 发表于 06-19 18:29 646次阅读

    不同于HBM,这种创新的堆叠式DRAM,功耗有望降低50%

    电子发烧友网报道(/李弯弯)近日消息,英特尔与软银集团宣布达成战略合作,共同开发具有划时代意义的AI专用内存芯片。这项合作致力于突破当前AI计算中的能耗瓶颈,有望芯片功耗
    的头像 发表于 06-04 00:11 6024次阅读

    FPGA+AI王炸组合如何重塑未来世界:看看DeepSeek东方神秘力量如何预测......

    ...... 2) AI超算革命:FPGA集群功耗比GPU降低62%;混合精度计算效率提升5.8...... 3) 6G通信突破:软件无线电实现Sub-6GHz/毫米波全频段覆盖;M
    发表于 03-03 11:21

    ADS7263功耗问题如何解决

    加个了小电阻,测试电流得出个值A,然后我ADS7263拿掉,同样在总的电源上加个了小电阻,测试电流得出个值B,A-B=55mA. 1.我又做了实验测功耗,我的电路原理基本是,
    发表于 01-20 09:07

    如何使ADS1247功耗降低

    请问如何使ADS1247功耗降低,我用CC2530控制1247,现在整体功耗在休眠时候是5V0.45mA,但是1247说明上有句说是:在睡眠模式下
    发表于 01-10 07:58

    如何降低AFE4400的功耗

    用AFE4400做血氧采集的前端,因为设备的功耗要求比较严格,现有的AFE4400的功耗为1.18Ma。请问能不能再把功耗降低?是否还有可降低
    发表于 01-10 07:17

    如何降低电子开关的功耗

    减少环境影响,提高设备的可靠性和寿命。 、优化电子开关设计 减少导通电阻: 导通电阻是影响电子开关功耗的关键因素之。通过优化开关材料和结构设计,可以显著降低导通电阻,从而减少
    的头像 发表于 12-30 14:57 1088次阅读

    如何降低AD1247的功耗

    为了使AD1247进入睡眠模式以降低功耗尝试了以下两种方法: 1、START置为低电平 ,但是至低电平后电流没有变化; 2、通过SLEEP指令,这个进入睡眠后AD1247的确不工作了,唤醒之后
    发表于 12-24 07:51