0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Allegro小技巧 | 如何在走线、铜皮、焊盘上显示网络名称

深圳(耀创)电子科技有限公司 2022-05-24 16:47 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Allegro软件16.6版本及以上版本,增加了显示网络名称的功能,方便进行布线设计。本文向大家讲解,如何将网络命令进行显示,具体的操作步骤如下所示:

01第一步

首先将Opengl模式开启,进入用户参数设置界面,在Display显示界面选择Opengl,右侧的第一项复选框不要勾选,如图1所示;

c611d588-dac9-11ec-b80f-dac502259ad0.png

图1 开启Opengl模式示意图

02第二步

开启Opengl模式之后,重新启动PCB软件,打开设计参数选项,点击Setup-Design Parameters,如图2所示;

c62660f2-dac9-11ec-b80f-dac502259ad0.png

图2 打开设计参数设置示意图

03第三步

进入设置界面以后,选择Display选项,在Display net name的选项中,将下面三项的复选框进行勾选,目前只支持在走线、铜皮、焊盘上显示网络,如图3所示;

c6325920-dac9-11ec-b80f-dac502259ad0.png

图3 显示网络命令参数设置示意图

04第四步

设置完参数之后,回到PCB界面,这样网络名称就会在走线、铜皮、焊盘上进行显示了。

上述,就是在Allegro软件中,在走线、铜皮、焊盘上显示网络名称的方法解析。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • allegro
    +关注

    关注

    42

    文章

    755

    浏览量

    149495
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    到底DDR线能不能参考电源层啊?

    虽然我看到过DDR的线参考电源平面也能调试成功的案例,但是依然不妨碍我还想问:到底DDR线能不能参考电源层啊?
    的头像 发表于 11-11 17:44 509次阅读
    到底DDR<b class='flag-5'>走</b><b class='flag-5'>线</b>能不能参考电源层啊?

    技术资讯 I Allegro PCB 设计中布线优化

    本文要点作为一名资深的电子设计工程师,在Allegro中将线优化好、散热调整好、阻抗控制精准,能够为后期调试和改板省下不少心力,好处就不用多说了!上期我们介绍了如何利用约束管理器去约束我们的
    的头像 发表于 09-12 16:07 1w次阅读
    技术资讯 I <b class='flag-5'>Allegro</b> PCB 设计中布线优化

    技术资讯 I Allegro 设计中的线约束设计

    本文要点在进行时序等长布线操作的时候,在布线操作的时候不管你是蛇形线还是折线,约束管理器会自动帮你计算长度、标偏差,通过精确控制线长度,来实现信号的时序匹配。约束设计就是一套精准
    的头像 发表于 09-05 15:19 902次阅读
    技术资讯 I <b class='flag-5'>Allegro</b> 设计中的<b class='flag-5'>走</b><b class='flag-5'>线</b>约束设计

    Allegro Skill布线功能之删除Dangling介绍

    高速pcb布线完成之后,需要检查pcb板上是否存在多余的线、过孔以及孤岛铜皮等情况,那么多余的线以及过孔被称为Dangling line
    的头像 发表于 06-25 10:03 1879次阅读
    <b class='flag-5'>Allegro</b> Skill布线功能之删除Dangling介绍

    Allegro Skill布线功能之RF相邻铜皮挖空介绍

    在高速PCB设计中,对于射频信号的线,其相邻层挖空的设计具有重要作用。射频信号通常需要严格控制阻抗(如50Ω),当射频线线宽增加以降低插入损耗时,参考层距离的增加是必要的。通过挖空
    的头像 发表于 06-11 17:08 2321次阅读
    <b class='flag-5'>Allegro</b> Skill布线功能之RF相邻<b class='flag-5'>铜皮</b>挖空介绍

    Allegro Skill布线功能-盘隔层挖空

    在高速PCB设计中,对于射频信号的盘,其相邻层挖空的设计具有重要作用。首先射频信号的盘通常较大,容易形成分布电容,从而破坏微带线或带状线的特性阻抗连续性。通过在
    的头像 发表于 06-06 11:47 2022次阅读
    <b class='flag-5'>Allegro</b> Skill布线功能-<b class='flag-5'>焊</b>盘隔层挖空

    allegro软件线命令下参数不显示如何解决

    在PCB设计中,线命令是频繁使用的功能之一。执行走线命令后,通常会在Options面板中显示线宽、层、角度等设置选项,用于调整
    的头像 发表于 06-05 09:30 1492次阅读
    <b class='flag-5'>allegro</b>软件<b class='flag-5'>走</b><b class='flag-5'>线</b>命令下参数不<b class='flag-5'>显示</b>如何解决

    机柜配线架的线方式

    机柜配线架的线方式是网络布线工程中的关键环节,直接影响机房管理效率、设备散热性能和后期维护便利性。合理的线设计需要兼顾功能性、美观性和可
    的头像 发表于 04-28 10:44 1454次阅读
    机柜配线架的<b class='flag-5'>走</b><b class='flag-5'>线</b>方式

    PCB单层板LAYOUT,QFN封装的中间接地线出不来怎么办?

    PAD为悬空状态,不能和外部接地网络连接。现有的封装不能满足布局需求,就只能修改封装设计。下面介绍几种修改方案提供参考。1、芯片的4个边角的管脚进行切角,这样中间接地盘就可以从4个边角位置
    发表于 04-27 15:08

    Allegro Skill封装原点-优化

    和钢网信息,如图1所示,同时名称默认设置为PAD1、PAD2、PAD3等如图2所示。这种默认命名方式无法直观反映盘的实际尺寸和功能,给设计和生产带来不便,甚至可能影响后续的PCB打板和贴片工艺。因为阻
    的头像 发表于 03-31 11:44 1607次阅读
    <b class='flag-5'>Allegro</b> Skill封装原点-优化<b class='flag-5'>焊</b>盘

    PCB线,盲目拉线,拉了也是白拉!

    ,间距比较密的SMT盘引线应从盘外部连接,不允许在盘中间直接连接。 c) 环路最小规则,即信号线与其回路构成的环面积要尽可能小,环面积越小,对外的辐射越少,接收外界的干扰也越小
    发表于 03-06 13:53

    高速信号线越短越好吗为什么

    在高速数字电路设计中,信号线的长度是一个至关重要的考量因素。随着数据传输速率的不断提升,信号完整性、时序准确性和系统可靠性等方面的挑战也随之增加。本文将深入探讨高速信号线长度优化的重要性,解析为
    的头像 发表于 01-30 15:56 1387次阅读

    ​大电流走线不顺怎么解决

    虽然工程师很少撞见关于大电流的电路设计,但如果碰见了,其线是需要耗费许多心血,若是线处理不当,很容易导致发热、电阻增大甚至线路烧毁等,需要采取具体措施解决! 01设置
    的头像 发表于 01-09 17:38 733次阅读

    Allegro元件封装(盘)制作教程

    电子发烧友网站提供《Allegro元件封装(盘)制作教程.doc》资料免费下载
    发表于 01-02 14:10 2次下载

    是否存在有关 PCB 线电感的经验法则?

    本文要点PCB线具有电感和电容,这两者共同决定了线的阻抗。有时,了解线的电感有助于估算因串
    的头像 发表于 12-13 16:54 3799次阅读
    是否存在有关 PCB <b class='flag-5'>走</b><b class='flag-5'>线</b>电感的经验法则?