0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

19岁天才少年自制1200个晶体管的CPU

单片机与嵌入式 来源:单片机与嵌入式 2023-06-11 14:58 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

动手能力哪家强?

在推特上看到一个19岁的博主,耗时整整3年,纯手工自制1200个晶体管CPU

这位叫做 Sam Zeloof 的美国大学生,最终打造出1200个晶体管的CPU! 在10微米的多晶硅栅极工艺上实现,命名为Z2。 重点是,与英特尔上世纪70年代闻名于世的处理器4004使用了相同技术。

0fc70af0-076e-11ee-962d-dac502259ad0.gif

PS排阵列,车库自制,超越「摩尔定律」 这款Z2芯片由第一代升级而来。 18年,17岁的他曾制作了首个集成电路Z1,有6个晶体管。

101f139e-076e-11ee-962d-dac502259ad0.png

和以前一样,整个过程在他的「车库工厂」进行,使用不纯的化学品,自制的设备,没有无尘室。 首先,Zeloof 在 Photoshop 中布局了一个简单的 10x10 晶体管阵列。

104e9592-076e-11ee-962d-dac502259ad0.gif

一列中的10个晶体管共享一个共同的栅极连接,每行串联在一起,与相邻的晶体管共享一个源极/漏极。

10a3a60e-076e-11ee-962d-dac502259ad0.png

单个10微米 NMOS 晶体管样子如下,金属层有些不对齐,红色的轮廓是多晶硅,蓝色是源极/漏极。

10bacf28-076e-11ee-962d-dac502259ad0.png

之前,Zeloof 一直采用金属栅极工艺制作。 铝栅极是与其下面的硅沟道具有很大的功函数差异,从而导致高阈值电压(>10V)。 比如,吉他失真踏板和环形振荡器 LED 闪光器,由于这两种材料阈值电压值高,都需要一个或两个 9V 电池来运行电路。

10d0b3b0-076e-11ee-962d-dac502259ad0.gif

为了节省功耗,Zeloof 选用多晶硅栅极工艺,性能得到提升,自对准栅极就不会产生高阈值电压。 这使得这些芯片与2.5V 和3.3V 逻辑电平兼容。

110109f2-076e-11ee-962d-dac502259ad0.png

图纸设计好后,接着切割晶片,对多晶硅栅极进行蚀刻。

11160fa0-076e-11ee-962d-dac502259ad0.gif

Zeloof改进了工艺流程,采用自对准方法,选择高温扩散而不是离子注入进行掺杂。

116e9ada-076e-11ee-962d-dac502259ad0.gif

因为硅片上已经有了各种材料,所以他只需要找到一层薄薄的 SiO2 (大约10nm) ,然后是厚一点的多晶硅 (300nm)。 结果显示,Z2 比 Z1 有了飞跃性的进步。 改用多晶硅栅极工艺大大降低了功耗,但由于没有纯净的化学品和没有洁净室,产量很低。

11cf4c5e-076e-11ee-962d-dac502259ad0.gif

Zeloof 表示,「我已经做了15个芯片(1500个晶体管),并知道至少有一个完全功能的芯片和至少两个大部分功能,这意味着良率低于 80%,而不是100%。」 视频开篇,Zeloof 调侃自己车库造芯超越摩尔定律。

122f8c9a-076e-11ee-962d-dac502259ad0.png

网友还顺便嘲笑了「挤牙膏」厂英特尔,到了2025年

1247db9c-076e-11ee-962d-dac502259ad0.png

Zeloof :我终于做到了5nm。 英特尔:这是我们最新的10nm+++++++ 工艺。 极客少年,造芯梦 那么,2018年,Sam Zeloof 究竟做了什么? 尽管CPU芯片制造门槛越来越高,但天才少年Zeloof并没有放弃梦想。 2018年,17岁的他还只是一名高三学生,但他已经成功制作了首个集成电路Z1,拥有6个晶体管,使用5微米的PMOS工艺。

1294bca0-076e-11ee-962d-dac502259ad0.png

在接受The Amp Hour采访时,Zeloof提到此次发明的灵感源自于YouTube频道,Jeri Ellsworth在个人频道中演示了如何不用特殊工具来切割硅片、自制硅晶体管的方法。

12c433fe-076e-11ee-962d-dac502259ad0.png

受此启发,Zeloof计划在Jeri Ellsworth的基础上来制作集成电路。

这样一位传奇的少年,可以说是一位资深的电子爱好者。 他在高中时就开始自己制作芯片,并在家里学习了制造芯片所需的信息和机器。 他从eBay上买来零部件和材料,打造成一个半导体制造实验室。 这位才华横溢的少年认为,尝试制造芯片是一种了解半导体和晶体管内部运作情况的方法。

从2017年起,他开始在博客介绍自己的项目,Zeloof收到了很多积极的反馈。 一些上世纪70年代的资深工程师也为Zeloof提供了很多建议,希望他能开发出一种相对简单的方法,克隆4004芯片技术,从而更好的为自己开发芯片服务。

Zeloof表示,「我开始阅读旧书,研究一些旧的专利,因为新书介绍的制作流程需要非常昂贵的设备。」

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54411

    浏览量

    469151
  • cpu
    cpu
    +关注

    关注

    68

    文章

    11326

    浏览量

    225863
  • 晶体管
    +关注

    关注

    78

    文章

    10439

    浏览量

    148576

原文标题:纯手工打造!19岁天才少年自制1200个晶体管的CPU

文章出处:【微信号:单片机与嵌入式,微信公众号:单片机与嵌入式】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    揭秘芯片测试:如何验证数十亿晶体管

    微观世界的“体检”难题在一枚比指甲盖还小的芯片中,集成了数十亿甚至上百亿晶体管,例如NVIDIA的H100GPU包含800亿晶体管。要如何确定每一
    的头像 发表于 03-06 10:03 350次阅读
    揭秘芯片测试:如何验证数十亿<b class='flag-5'>个</b><b class='flag-5'>晶体管</b>

    基于偏置电阻晶体管(BRT)的数字晶体管系列MUN2231等产品解析

    在电子电路设计中,晶体管的合理选择和应用对于电路性能起着关键作用。今天,我们就来深入探讨ON Semiconductor推出的MUN2231、MMUN2231L、MUN5231、DTC123EE、DTC123EM3、NSBC123EF3这一系列数字晶体管
    的头像 发表于 12-02 15:46 670次阅读
    基于偏置电阻<b class='flag-5'>晶体管</b>(BRT)的数字<b class='flag-5'>晶体管</b>系列MUN2231等产品解析

    MUN5136数字晶体管技术解析与应用指南

    onsemi MUN5136数字晶体管旨在取代单个器件及其外部电阻偏置网络。这些数字晶体管包含一晶体管和一单片偏置网络,单片偏置网络由两
    的头像 发表于 11-24 16:27 946次阅读
    MUN5136数字<b class='flag-5'>晶体管</b>技术解析与应用指南

    电压选择晶体管应用电路第二期

    电压选择晶体管应用电路第二期 以前发表过关于电压选择晶体管的结构和原理的文章,这一期我将介绍一下电压选择晶体管的用法。如图所示: 当输入电压Vin等于电压选择晶体管QS的栅极控制电压时
    发表于 11-17 07:42

    晶体管的定义,晶体管测量参数和参数测量仪器

    晶体管是一种以半导体材料为基础的电子元件,具有检波、整流、放大、开关、稳压和信号调制等多种功能‌。其核心是通过控制输入电流或电压来调节输出电流,实现信号放大或电路开关功能‌。 基本定义 晶体管泛指
    的头像 发表于 10-24 12:20 720次阅读
    <b class='flag-5'>晶体管</b>的定义,<b class='flag-5'>晶体管</b>测量参数和参数测量仪器

    英飞凌功率晶体管的短路耐受性测试

    本文将深入探讨两种备受瞩目的功率晶体管——英飞凌的 CoolGaN(氮化镓高电子迁移率晶体管)和 OptiMOS 6(硅基场效应晶体管),在极端短路条件下的表现。通过一系列严谨的测试,我们将揭示
    的头像 发表于 10-07 11:55 3402次阅读
    英飞凌功率<b class='flag-5'>晶体管</b>的短路耐受性测试

    0.45-6.0 GHz 低噪声晶体管 skyworksinc

    电子发烧友网为你提供()0.45-6.0 GHz 低噪声晶体管相关产品参数、数据手册,更有0.45-6.0 GHz 低噪声晶体管的引脚图、接线图、封装手册、中文资料、英文资料,0.45-6.0
    发表于 09-18 18:33
    0.45-6.0 GHz 低噪声<b class='flag-5'>晶体管</b> skyworksinc

    多值电场型电压选择晶体管结构

    内建电场来控制晶体管对电压的选择性通断,如图: 该晶体管由两PN结组成,第一晶体管PN结在外加电场下正向偏置,减小了内建电场,当通入的
    发表于 09-15 15:31

    晶体管架构的演变过程

    芯片制程从微米级进入2纳米时代,晶体管架构经历了从 Planar FET 到 MBCFET的四次关键演变。这不仅仅是形状的变化,更是一次次对物理极限的挑战。从平面晶体管到MBCFET,每一次架构演进到底解决了哪些物理瓶颈呢?
    的头像 发表于 07-08 16:28 2506次阅读
    <b class='flag-5'>晶体管</b>架构的演变过程

    晶体管光耦的工作原理

    器件的特性。工作原理概述1.发光器件:晶体管光耦通常包含一发光二极(LED)作为光源。当电流通过LED时,它会发出特定波长的光。2.光敏器件:光耦的另一侧是一
    的头像 发表于 06-20 15:15 1153次阅读
    <b class='flag-5'>晶体管</b>光耦的工作原理

    下一代高速芯片晶体管解制造问题解决了!

    (forksheet),之后过渡到 A7 及更高节点的 CFET(已在 VLSI 2025 大会上展示)。 (图片来源:Imec) 下一主要架构——CFET——采用 n 型和 p 型晶体管的垂直堆叠,本质上
    发表于 06-20 10:40

    华为发布天才少年挑战课题发布 五大主题方向课题放榜

    华为正式发布了天才少年挑战课题,诚挚邀请全球的青年才俊前来揭榜。这些挑战课题覆盖了智能联接与计算、基础研究与创新、智能终端、云计算以及智能汽车等多个前沿领域,旨在推动技术进步与创新。 ‌揭榜领域
    的头像 发表于 06-16 19:23 1294次阅读

    无结场效应晶体管详解

    当代所有的集成电路芯片都是由PN结或肖特基势垒结所构成:双极结型晶体管(BJT)包含两背靠背的PN 结,MOSFET也是如此。结型场效应晶体管(JFET) 垂直于沟道方向有一 PN
    的头像 发表于 05-16 17:32 1622次阅读
    无结场效应<b class='flag-5'>晶体管</b>详解

    什么是晶体管?你了解多少?知道怎样工作的吗?

    晶体管(Transistor)是一种‌半导体器件‌,用于‌放大电信号‌、‌控制电流‌或作为‌电子开关‌。它是现代电子技术的核心元件,几乎所有电子设备(从手机到超级计算机)都依赖晶体管实现功能。以下
    的头像 发表于 05-16 10:02 5252次阅读