0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

先进高性能计算芯片中的扇出式封装

jf_78858299 来源:长电科技 作者:长电科技 2023-05-19 09:39 次阅读

Chip First工艺

自从Fan-Out封装问世以来,经过多年的技术发展,扇出式封装已经形成了多种封装流程、封装结构以适应不同产品需要,根据工艺流程,可以分为先贴芯片后加工RDL的Chip First工艺先制作RDL后贴装芯片的Chip Last工艺两大类,其中, 结构相对简单的是采用Chip First工艺的eWLB ,该结构如图1所示:

图片

图1 eWLB结构

其工艺流程如下:

1

将切割好的芯片Pad面向下粘贴在带临时键合胶的载片上;

2

从芯片背面对载片进行灌胶塑封;

3

移除临时载片形成塑封后的二次晶圆(扇出式晶圆);

4

去除Pad上的残留胶并在Pad面形成RDL层;

5

在RDL层上植球并切割成单个成品。

此技术的优势是 制程相对简单,成本优势明显 。但由于移除载片后,扇出晶圆的翘曲难以控制,对RDL线路的生长技术提出了挑战,难以制作高密度的RDL,因此该技术主要应用于布线密度较低的中低端的产品。

真正让Chip First扇出式封装成为行业热点的原因无疑是因为台积电(TSMC)在2016年在I-phone7中使用了InFO^TM^结构,该结构如图2所示。

图片

图2 台积电InFO产品结构

其工艺流程如下:

1

在晶圆Pad上制作一层预制铜柱;

2

将切割好的芯片Pad面向上粘贴在带临时键合胶的载片上;

3

对载片进行灌胶塑封;

4

对塑封好的扇出晶圆进行研磨,露出预制铜柱的顶部;

5

在预制铜柱的顶部进一步制作RDL及植球移除载片;

6

将完成植球的扇出式晶圆切割成单个成品。

该技术由于布线工艺在载片上完成,没有翘曲等因素的影响,因而能够实现高密度布线,同时整体封装厚度也能控制的很低,多应用在高端手机处理器等高价值芯片上。缺点是工艺控制要求高,而且RDL良率直接会影响到芯片成品率,因此最终成品价格较高。

以上方式都是先贴芯片后制作RDL的工艺,所以称为Chip-First工艺,如果先制作RDL,然后在RDL上贴装芯片,便称为Chip-Last工艺。此工艺需要在RDL上倒装植球后的芯片,通常适用于空间要求略高的FcBGA产品,但由于只在检验合格的RDL上贴装芯片,可避免RDL工程良率给芯片带来的损失,因此对于价格昂贵的高端芯片而言,有较明显的价格优势。

长电科技Chip Last工艺

长电科技2021年7月正式推出了一款使用Chip-Last封装工艺的高密度扇出式封装 — XDFOI ^TM^ -FcBGA-H,该产品的结构如下:

图片

图3 JCET XDFOI ^TM^ -FcBGA-H封装结构

其工艺流程如下:

1

在带临时键合胶的载片上制作RDL线路层;

2

倒装焊接上已植球切割好的芯片;

3

芯片底部焊接区域进行底部填充,再对整张贴好芯片的基板进行整体塑封;

4

移除载片并在圆片底部形成Bump;

5

对此整个扇出式原片进行研磨与切割后形成XDFOI^TM^ Fan-Out Unit颗粒;

6

将Fan-Out Unit倒装封装在基板上并进行底部填充;

7

贴装散热盖及植球,最终形成XDFOI ^TM^ -FcBGA-H封装。

此技术的优点在于:避免了RDL良率造成的芯片损失,具有更高的成本竞争力,且直接在载片上布线RDL,简化了工艺。另外RDL的布线间距也可以达到2um水准,大大提高布线密度,能满足高性能产品封装需求。

Fan-Out封装发展趋势

随着Chip-Let技术会越来越得到半导体业界的重视,封装技术的发展已经成为了半导体行业发展的重要支点,而先进高密度Fan-Out封装也必然是发展中的热点。

根据目前的发展趋势看,Fan-Out封装主要有以下几个发展趋势:

01|高密度布线

根据行业发展预测,下一代Fan-Out技术RDL的布线间距将达到1um以下,这将对RDL布线技术的发展提出进一步挑战。

02|产品大型化

由于突破了单个硅芯片限制, 多Die合封的封装单元尺寸很容易突破原有单颗硅芯片常规上限(通常为830mm ^2^ )的限制,各大OSAT的合封单元目标都在1500mm^2^以上,有的面积甚至将达到2500mm ^2^ ,这对封装工艺以及封装材料开发提出了巨大的挑战。

03|封装结构复杂化

在Chip-Let技术发展路线图中,芯片互联种类越来越复杂,不仅有RDL互联,还有硅基板Interposer互联,桥接芯片互联等封装方式都在快速发展中。封装模式的多元化对制程能力开发也提出了更高的要求。

台积电、Intel、Samsung等国际顶尖半导体公司都已成功进军先进封装市场。各大先进半导体公司都确立发展高密度扇出式封装为技术战略方向。值此变革之时,长电科技紧跟时代潮流,在先进封装上积极投入,率先在国内开发出了自己的先进高密度Fan-Out封装。长电科技不但要在国内企业中保持技术领先优势,还要进一步开拓进取,继续在先进封装上加大研发力度,力争在后摩尔时代的半导体技术开发的国际竞争中占得先机。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    447

    文章

    47798

    浏览量

    409164
  • 封装
    +关注

    关注

    124

    文章

    7279

    浏览量

    141100
  • Chip
    +关注

    关注

    1

    文章

    57

    浏览量

    26307
收藏 人收藏

    评论

    相关推荐

    科普一下扇出型晶圆级封装(FOWLP)

    近几年中,芯片特征尺寸已接近物理极限,而先进封装技术成为延续摩尔定律的重要途径。一系列新型封装技术出现在人们视野之中。而其中扇出型晶圆级
    的头像 发表于 07-10 15:06 1.3w次阅读

    扇出型圆片级封装工艺流程与技术

    进人芯片的线路更短,也具有更好的电性能。圆片级封装可以通过采用比传统封装更细的线路实现高密度的封装再布线,因此能够在实现
    发表于 05-08 10:33 1272次阅读
    <b class='flag-5'>扇出</b>型圆片级<b class='flag-5'>封装</b>工艺流程与技术

    一文详解扇出型晶圆级封装技术

    扇出型晶圆级封装技术采取在芯片尺寸以外的区域做I/O接点的布线设计,提高I/O接点数量。采用RDL工艺让芯片可以使用的布线区域增加,充分利用到芯片
    发表于 09-25 09:38 816次阅读
    一文详解<b class='flag-5'>扇出</b>型晶圆级<b class='flag-5'>封装</b>技术

    解析扇入型封装扇出封装的区别

    ),通过RDL替代了传统封装下基板传输信号的作用,使得扇出封装可以不需要基板而且芯片成品的高度会更低,所以扇出
    的头像 发表于 11-27 16:02 3873次阅读
    解析扇入型<b class='flag-5'>封装</b>和<b class='flag-5'>扇出</b>型<b class='flag-5'>封装</b>的区别

    推动AI高性能计算先进封装解决方案

    在半导体前段制程微缩日趋减缓后,异质整合先进封装技术已然成为另一个实现功能整合与元件尺寸微缩的重要技术发展潮流。伴随着人工智能物联网 (AI-centric IoT)、5G通信、高性能计算
    的头像 发表于 12-19 15:22 548次阅读
    推动AI<b class='flag-5'>高性能</b><b class='flag-5'>计算</b>的<b class='flag-5'>先进</b><b class='flag-5'>封装</b>解决方案

    简单介绍IC的高性能封装

    ,最后能直接生成照相底图交给基底分包商。  我们所寻找的设计自动化工具要能清楚地根据先进封装要求对基底互连进行设计分析,而且还要使封装支持更多的裸片功能,如高性能
    发表于 01-28 17:34

    怎样衡量一个芯片封装技术是否先进?

    。如比较小的阻抗值、较强的抗干扰能力、较小的信号失真等等。芯片封装技术经历了好几代的变迁,从DIP、QFP、PGA、BGA到CSP再到MCM。技术指标和电器性能一代比一代先进
    发表于 10-28 10:51

    ADCLK846/PCBZ,ADCLK954高性能时钟扇出缓冲器评估板

    ADCLK846 / PCBZ,ADCLK846评估板是一款高性能时钟扇出缓冲器。评估板采用高品质Rogers介电材料制造。传输线路径尽可能差分地保持接近100欧姆
    发表于 02-21 09:54

    基于ZU3EG的低功耗高性能嵌入AI高性能计算模组

    基于ZU3EG的低功耗高性能嵌入AI高性能计算模组 ![在这里插入图片描述](?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVp
    发表于 12-14 08:38

    GD32E5高性能微控制器

    、电机变频、测量仪器、混合信号处理、高端消费类应用等多种功能集成和工作负载需求。微控制器又称微处理器、MCU或单片机,通过将CPU、存储器等核心器件集成在一芯片上形成芯片计算机,为不同的应用场合做不同组合的控制。早期微控制器是
    发表于 12-16 08:13

    扇出型晶圆级封装能否延续摩尔定律

     摩尔定律在晶圆工艺制程方面已是强弩之末,此时先进封装技术拿起了接力棒。扇出型晶圆级封装(FOWLP)等先进技术可以提高器件密度、提升
    发表于 11-12 16:55 777次阅读

    日月光扇出封装结构有效提升计算性能

    日月光的扇出封装结构专利,通过伪凸块增加了第一电子元件和线路层之间的连接强度,减少了封装件的变形,并且减小了填充层破裂的风险,有效提高扇出封装
    发表于 11-23 14:48 364次阅读

    一文讲透先进封装Chiplet

    芯片升级的两个永恒主题:性能、体积/面积。芯片技术的发展,推动着芯片朝着高性能和轻薄化两个方向提升。而
    的头像 发表于 04-15 09:48 2041次阅读

    扇出型晶圆级封装技术的优势分析

    扇出型晶圆级封装技术的优势在于能够利用高密度布线制造工艺,形成功率损耗更低、功能性更强的芯片封装结构,让系统级封装(System in a
    发表于 10-25 15:16 361次阅读
    <b class='flag-5'>扇出</b>型晶圆级<b class='flag-5'>封装</b>技术的优势分析

    RDL线宽线距将破亚微米赋能扇出封装高效能低成本集成

    RDL 技术是先进封装异质集成的基础,广泛应用扇出封装扇出基板上芯片
    的头像 发表于 03-01 13:59 650次阅读
    RDL线宽线距将破亚微米赋能<b class='flag-5'>扇出</b><b class='flag-5'>封装</b>高效能低成本集成