0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

【干货分享】 DFA分析预防DIP器件可焊性问题

电子发烧友论坛 来源:未知 2023-03-10 11:30 次阅读

c8eaa22c-bef2-11ed-bfe3-dac502259ad0.png

DIP就是插件,采用这种封装方式的芯片有两排引脚,可以直接焊在有DIP结构的芯片插座上或焊在有相同焊孔数的焊位中。其特点是可以很方便地实现PCB板的穿孔焊接,和主板有很好的兼容性。但是由于其封装面积和厚度都比较大,而且引脚在插拔过程中很容易被损坏,可靠性较差。 DIP是最普及的插装型封装,应用范围包括标准逻辑 IC,存贮器 LSI,微机电路等。小外形封装( SOP)。派生出SOJ(J型引脚小外形封装)、TSOP(薄小外形封装)、VSOP(甚小外形封装)、SSOP(缩小型SOP) 、TSSOP(薄的缩小型SOP)及 SOT(小外形晶体管)、SOIC(小外形集成电路)等。

c8fa82be-bef2-11ed-bfe3-dac502259ad0.png

DIP器件组装设计缺陷

01

PCB封装孔大

PCB的插件孔,封装引脚孔按照规格书绘制,在制版过程中因孔内需要镀铜,一般公差在正负0.075mm。PCB封装孔比实物器件的引脚太大的话,会导致器件松动,上锡不足、空焊等品质问题。

见下图:使用WJ124-3.81-4P_WJ124-3.81-4P(KANGNEX)的器件引脚是1.3mm,PCB封装孔是1.6mm,孔径太大导致过波峰焊时空焊。

c90331ca-bef2-11ed-bfe3-dac502259ad0.png

接上图,按设计要求采购WJ124-3.81-4P_WJ124-3.81-4P(KANGNEX)的元器件,引脚1.3mm是正确的。

c9229c9a-bef2-11ed-bfe3-dac502259ad0.png

02

PCB封装孔小

PCB板中插件元器件焊盘上的孔小,元器件无法插入。此问题解决办法只能是把孔径扩大再插件,但是会孔无铜。如果是单双面板可以使用此方法,单双面板都是外层电气导通的,焊上锡可以导通。多层板插件孔小,内层有电气导通的情况下只能重做PCB板,因内层导通无法扩孔补救。

见下图


按设计要求采购A2541Hwv-3P_A2541HWV-3P(CJT)的元器件,引脚是1.0mm,PCB封装焊盘孔是0.7mm,导致无法插入。

c93c0dd8-bef2-11ed-bfe3-dac502259ad0.png

接上图,按设计要求采购A2541Hwv-3P_A2541HWV-3P(CJT)的元器件,引脚1.0mm是正确的。

c972c3fa-bef2-11ed-bfe3-dac502259ad0.png

03

PCB封装引脚距离与元器件不符

DIP器件的PCB封装焊盘不只是孔径与引脚一致,而且引脚的间距同样要一样的距离。引脚孔的间距与器件不一致会导致器件无法插入,脚距可调的元器件除外。

见下图:PCB封装引脚孔距是7.6mm,采购的元器件引脚孔距是5.0mm,相差2.6mm导致器件无法使用。

c9cb865c-bef2-11ed-bfe3-dac502259ad0.png

04

PCB封装孔距太近连锡短路

PCB设计绘制封装时需注意引脚孔的距离,引脚孔间距小即便是裸板能生成出来,在组装时过波峰焊也容易造成连锡短路。

见下图:可能因引脚距离小导致连锡短路,波峰焊连锡短路的原因有很多种,如果在设计端能够提前对可组装性进行预防,可降低问题的发生率。

c9f6aa9e-bef2-11ed-bfe3-dac502259ad0.png

DIP器件引脚上锡不足的真实案例

物料关键尺寸与PCB焊盘孔尺寸不匹配问题

问题描述:产品DIP过完波峰焊后发现,网络插座固定脚焊盘上锡严重不足,属于空焊。

问题影响:导致网络插座与PCB板的稳固性变差,产品使用过程中会导致信号pin脚受力,最终导致信号pin脚的连接,影响产品性能。造成用户使用中出现故障的风险;

问题延伸:网络插座的稳固性差,信号pin脚的连接性能差,存在品质问题。因此可能给用户带来安全隐患,最终造成的损失是不可想象的。

ca16c068-bef2-11ed-bfe3-dac502259ad0.png

华秋DFM组装分析检查器件引脚

华秋DFM组装分析功能,对DIP器件的引脚有专项检查。检查项有通孔的引脚数、THT引脚限大、THT引脚限小、THT引脚的属性,引脚的检查项基本涵盖DIP器件引脚设计可能出现的问题。

ca715fe6-bef2-11ed-bfe3-dac502259ad0.png

在设计完成后使用华秋DFM组装分析,提前发现设计的缺陷,产品生产前解决设计异常。可避免在组装过程时出现设计问题,耽误生产时间、浪费研发成本。

近日,华秋DFM推出了新版本,可实现制造与设计过程同步,模拟选定的PCB产品从设计、制造到组装的整个生产流程,华秋DFM使BOM表整理、元器件匹配、裸板分析及组装分析四个模块相互联系,共同协作来完成一个完整的DFM分析。欢迎大家点击阅读原文下载体验!

华秋电子是一家致力于以信息化技术改善传统电子产业链服务模式的产业数智化服务平台,目前已全面打通产业上、中、下游,形成了电子产业链闭环生态,致力于为行业带来“高品质,短交期,高性价比”的一站式服务平台,可向广大客户提供媒体社区平台服务、元器件采购服务、PCB制造服务及可靠性制造分析服务、SMT贴片/PCBA加工服务,如有相关业务需求,请扫码填写以下表单,我们将为您对接专属服务。

ca8249e6-bef2-11ed-bfe3-dac502259ad0.png

关于华秋 华秋电子,成立于2011年,是国内领先的电子产业一站式服务平台,国家级高新技术企业。以“客户为中心,追求极致体验”为经营理念,布局了电子发烧友网、方案设计、元器件电商、PCB 制造、SMT 制造和 PCBA 制造等电子产业服务,已为全球 30万+客户提供了高品质、短交期、高性价比的一站式服务。

cac65280-bef2-11ed-bfe3-dac502259ad0.png        

点击上方图片关注我


原文标题:【干货分享】 DFA分析预防DIP器件可焊性问题

文章出处:【微信公众号:电子发烧友论坛】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

原文标题:【干货分享】 DFA分析预防DIP器件可焊性问题

文章出处:【微信号:gh_9b9470648b3c,微信公众号:电子发烧友论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    PCB布局丨SMD贴装件和DIP插装件要尽量远离

    只允许有最多25%的下陷。 我凝视着虚的地方,心中充满了疑惑与不解。为什么DIP插装器件与SMD贴片器件相隔0.2mm这么近,以至于波峰
    发表于 03-13 11:39

    什么是波峰,如何使PCBA组装自动焊接

    。提前使用华秋DFM检查可以预防波峰时出现性问题。 华秋DFM软件是国内首款免费PCB
    发表于 03-05 17:57

    【华秋干货铺】拒绝连锡!3种偷锡盘轻松拿捏

    ,具体要求如下: 01盘宽度与元器件引脚相同。 02盘长度为元器件引脚的1-1.5倍。 02增加偷锡盘 ● 这种方式适合用于
    发表于 11-24 17:10

    拒绝连锡!3种偷锡盘轻松拿捏

    ,具体要求如下: 01盘宽度与元器件引脚相同。 02盘长度为元器件引脚的1-1.5倍。 02增加偷锡盘 ● 这种方式适合用于
    发表于 11-24 17:09

    USB接口的PCB制造性设计要点

    和失真。布局布线应该尽量对称、平行、紧密、无扭曲和折叠等。 四、USB接口制造性设计 1、盘设计 贴片盘设计应能满足目标器件脚位的长、宽和间距的尺寸要求,插件
    发表于 11-21 17:54

    【华秋干货铺】SATA硬件驱动器接口的制造性问题详解

    测试和调试,应该在PCB上预留测试点或测试端口。 华秋DFM软件对于SATA接口的PCB制造性,有较好的分析项,可以检查引脚的孔径大小、盘的大小是否合适、模拟计算阻抗线设计是否合理等,还可以提前
    发表于 11-10 14:23

    PCB设计技巧丨偷锡盘处理全攻略

    等方式,可以避免元件引脚连,提高焊接效果。 在处理过程中,需要根据具体元件的封装和焊接要求,选择合适的处理方式,且需要注意细节,以确保焊接效果最佳。 华秋DFM软件是国内首款免费PCB制造性和装配分析
    发表于 11-07 11:54

    PCB设计丨SATA硬件驱动器接口的制造性问题详解

    ,可以检查引脚的孔径大小、盘的大小是否合适、模拟计算阻抗线设计是否合理等,还可以提前预防SATA接口的PCB是否存在制造性问题。 华秋DFM软件是国内首款免费PCB
    发表于 10-09 17:56

    华秋DFM性检查再次升级,抢先体验!

    、甚至不沾锡的情况。 除了建议采用以上花式盘连接以外,为了让PCB设计的性进一步提高,华秋DFM推出的 盘散热分析功能 ,能更加精
    发表于 09-28 14:35

    华秋DFM新功能丨性检查再次升级,抢先体验!

    、甚至不沾锡的情况。 除了建议采用以上花式盘连接以外,为了让PCB设计的性进一步提高,华秋DFM推出的 盘散热分析功能 ,能更加精
    发表于 09-28 14:31

    华秋DFM新功能丨性检查再次升级,抢先体验!

    、甚至不沾锡的情况。 除了建议采用以上花式盘连接以外,为了让PCB设计的性进一步提高,华秋DFM推出的 盘散热分析功能 ,能更加精
    发表于 09-26 17:09

    双面混装PCBA过波峰时,如何选用治具?

    性,组装分析后可以检测元器件的间距,提前评估制作哪种波峰治具,提前预防贴片元件离插件元件
    发表于 09-19 18:32

    华秋干货铺 | 如何避免 SMT 虚问题?

    。检测规则是根据生产工艺、可能出现的品质异常等进行的设定,可以满足SMT生产各种性的品质问题。 2 解决DIP问题 华秋DFM软件的
    发表于 06-16 14:01

    SMT和DIP生产过程中的虚原因

    。检测规则是根据生产工艺、可能出现的品质异常等进行的设定,可以满足SMT生产各种性的品质问题。 2 解决DIP问题 华秋DFM软件的
    发表于 06-16 11:58

    干货集】PCBA板边器件布局重要性

    可能发生的组装性问题,比如器件分析,引脚分析分析等,可解决多种工程师无法提前预料的生产情况
    发表于 05-08 09:58