自对准硅化物 (Self -Aligned Silicide) 工艺

自对准硅化物 (Self -Aligned Silicide) 工艺

传统的 CMOS 工艺（如32nm或更早的节点上）是基于氧化硅/多晶硅结构形成源漏的（即非 HKMG 和非应变源漏的工艺流程），因此称为先栅 ( Gate-First）工艺。在有源区和多晶硅栅区多采用同时形成硅化物的自对准技术，如图所示。

形成多晶硅栅和源漏之后，先用湿法或干法清除在有源区 (AA)和多晶硅栅表面的氧化物，溅射一薄层（厚度范围 10~20nm）金属（钴Co 或镍Ni)，紧接着进行第1次 RTA(温度范围为 400-550°C），与硅接触的金属发生反应形成金属硅化物（Metal Silicide)。然后，用 SC1 溶剂去掉氧化硅上剩余的未参与反应的金属，并进行第2 次RTA（温度约为 700°C)，在有源区和多晶硅栅区域上留有金属硅化物，这一过程被称为自对准硅化物工艺。之后，沉积氮氧硅和磷硅玻璃（PSG)，并用CMP 进行平坦化，再沉积一层 CVD 氧化物(TEOS-ox）来密封 PSG，形成栅-金属层间介质 (Inter-Layer Dielectrie, ILD)。

审核编辑 ：李倩