0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

自对准双重图案化技术的优势与步骤

中科院半导体所 来源:半导体与物理 2025-05-28 16:45 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

文章来源:半导体与物理

原文作者:jjfly686

本文介绍了自对准双重图案化技术的优势与步骤。

芯片制造中,光刻技术在硅片上刻出纳米级的电路图案。然而,当制程进入7纳米以下,传统光刻的分辨率已逼近物理极限。这时,自对准双重图案化(SADP)的技术登上舞台,氧化物间隔层切割掩膜,确保数十亿晶体管的精确成型。

wKgZPGg2zRyAHojpAABWW17M0eg131.jpg

光刻的困境

传统光刻机使用193 nm波长的深紫外光(DUV),理论上最小只能刻出约50 nm宽的线条。但现代5纳米芯片的晶体管鳍片(Fin)宽度已缩至10 nm,这相当于要用一把“钝刀”刻出比刀刃更细的纹路。

SADP技术的突破:通过两次图案化,将光刻分辨率提升一倍。其核心在于利用氧化物间隔层(Oxide Spacer)作为“模板的模板”,但若不对间隔层进行精细修剪,最终结构可能扭曲变形。

wKgZO2g2zRyAWBurAAHfUrg23ak336.png

SADP技术

1.第一步:制作核心模板(Mandrel)

材料选择:无定形碳膜因其易刻蚀、耐高温,成为理想模板材料。光刻成型:在硅片上涂覆光刻胶,曝光显影后刻蚀出初始线条。

wKgZO2g2zRyACJV5AAIWXqbjzew913.png

2.第二步:包裹氧化物间隔层

沉积工艺:通过原子层沉积(ALD)在碳模板两侧包裹一层均匀的二氧化硅(SiO₂),厚度精确控制。去除核心:用氧等离子体刻蚀掉中间的碳模板,留下成对的氧化物间隔层,间距缩小至目标尺寸。

wKgZPGg2zRyACHU8AAIPDIre2aE084.png

3.缺陷

若不对间隔层两端进行修剪,后续刻蚀硅形成鳍片时,边缘会因应力不均变成椭圆形。

wKgZO2g2zRyAWjOsAADruzismv0267.png

4.切割掩膜

为了将弯曲的间隔层变成笔直的线条,工程师引入切割掩膜(Cut Mask)技术:

1.光刻定位:在间隔层两端涂覆光刻胶,通过光刻机曝光,定义需要修剪的区域。

2.刻蚀:用等离子体刻蚀精确切除间隔层两端多余部分,确保直线结构。

3.定向扩展:修剪后的间隔层作为硬掩膜,刻蚀下方的硅衬底,形成笔直的鳍片阵列。

wKgZPGg2zRyAbdvpAACCZ6tTp4Q066.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片制造
    +关注

    关注

    11

    文章

    711

    浏览量

    30326
  • 光刻技术
    +关注

    关注

    1

    文章

    151

    浏览量

    16461

原文标题:双重图案化掩膜层

文章出处:【微信号:bdtdsj,微信公众号:中科院半导体所】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    SAMP入门系列:剪切蒙版形状的放置和分解规则(上)

    工艺节点上制造IC。当我们到达7 nm时,就引入了对准图案(SAMP)技术的使用。在之前的文章中,我们探讨并比较了三种SAMP技术,包括
    的头像 发表于 04-05 10:43 3877次阅读
    SAMP入门系列:剪切蒙版形状的放置和分解规则(上)

    SAMP流程生成准确的跟踪掩膜的技术解析

    对准图案(SADP)和对准重图案(SAQP)需要芯轴掩模和切割/块状掩模进行制造。
    的头像 发表于 03-16 17:01 9903次阅读

    12:1 DC/DC转换器兼具技术上和商业上的双重优势(上)

    与传统设计相比,使用带总线引脚的 12:1 DC/DC 转换器,可达到延长保持时间的作用,因而兼具技术上和商业上的双重优势
    发表于 11-21 15:06 945次阅读

    12:1 DC/DC转换器兼具技术上和商业上的双重优势(下)

    与传统设计相比,使用带总线引脚的 12:1 DC/DC 转换器,可达到延长保持时间的作用,因而兼具技术上和商业上的双重优势
    发表于 11-28 15:06 794次阅读

    基于DCT和混沌的双重图像水印算法

    为实现图像版权和完整性认证,提出一种基于DCT 和混沌的双重水印算法。对图像进行DCT 分块,在低频部分利用SVD 方法嵌入鲁棒水印,在高频部分用系数大小关系嵌入脆弱水印,从
    发表于 03-24 09:42 19次下载

    引入 FinFET晶体后的多重图案拆分布局和布线

    随着高级工艺的演进,电路设计团队在最先进的晶片上系统内加载更多功能和性能的能力日益增强。与此同时,他们同样面临许多新的设计挑战。多重图案拆分给设计实施过程带来了许多重大布局限制,另外为降低功耗和提高性能而引入 FinFET 晶体管使之更加复杂,因为它对摆设和布线流程带来了更多的限制。
    发表于 01-28 13:40 1044次阅读
    引入 FinFET晶体后的多<b class='flag-5'>重图案</b>拆分布局和布线

    关于FinFET与集成电路的对比分析介绍

    据 ASML 报道,与三重图案相比,EUV 可以将金属线的成本降低 9%,将通孔的成本降低 28%。ASML 产品营销总监 Michael Lercel 说:“(EUV)可以消除晶圆厂的步骤。如果
    的头像 发表于 09-05 16:04 1.1w次阅读
    关于FinFET与集成电路的对比分析介绍

    SEMulator3D能提供哪些功能?

    在本演示中,DRAM的有源区 (AA) 使用对准重图技术 (SAQP) 和倾角20°的光刻-刻蚀-光刻-刻蚀 (LELE或LE2) 对多余的图形进行去除,其间距为28 nm。掩埋
    的头像 发表于 06-30 17:06 1w次阅读

    双重图形化技术(Double Patterning Technology,DPT)

    SADP 技术先利用浸没式光刻机形成节距较大的线条,再利用侧墙图形转移的方式形成 1/2 节距的线条,这种技术比较适合线条排列规则的图形层,如 FinFET 工艺中的 Fin 或后段金属线条。
    的头像 发表于 11-25 10:14 1.3w次阅读

    综述:聚合物薄膜的非光刻图案方法

    非光刻图案方法可以从图案设计的自由度上分为三大类,第一类能够自由形成任意图案,主要包括扫描探针刻印(SPL)和喷墨打印;第二类需要在模板或预图案
    的头像 发表于 06-21 15:49 3280次阅读
    综述:聚合物薄膜的非光刻<b class='flag-5'>图案</b><b class='flag-5'>化</b>方法

    ASML考虑推出通用EUV光刻平台

    范登布林克指出,更高的数值孔径能提高光刻分辨率。他进一步解释说,Hyper NA 光刻机将简化先进制程生产流程,避免因使用 High NA 光刻机进行双重图案导致的额外步骤及风险。
    的头像 发表于 05-23 09:51 952次阅读

    IBC技术新突破:基于物理气相沉积(PVD)的对准背接触SABC太阳能电池开发

    交叉指式背接触(IBC)太阳能电池因其无前电极设计和双面钝化接触特性,具有高效率潜力。然而,传统IBC电池制造工艺复杂,涉及多次掺杂和电极图案步骤,增加了成本和制造难度。本文提出的SABC
    的头像 发表于 04-14 09:03 1148次阅读
    IBC<b class='flag-5'>技术</b>新突破:基于物理气相沉积(PVD)的<b class='flag-5'>自</b><b class='flag-5'>对准</b>背接触SABC太阳能电池开发

    基于激光掺杂与氧化层厚度调控的IBC电池背表面场区图案技术解析

    特性,通过局部高浓度磷掺杂增强氧化速率并结合美能在线膜厚测试仪实时监测SiO₂厚度,实现对准图案与高效钝化。实验方法MillennialSolar材料:p型CZ
    的头像 发表于 04-23 09:03 625次阅读
    基于激光掺杂与氧化层厚度调控的IBC电池背表面场区<b class='flag-5'>图案</b><b class='flag-5'>化</b><b class='flag-5'>技术</b>解析

    芯片制造中对准接触技术介绍

    但当芯片做到22纳米时,工程师遇到了大麻烦——用光刻机画接触孔时,稍有一点偏差就会导致芯片报废。 对准接触技术(SAC) ,完美解决了这个难题。
    的头像 发表于 05-19 11:11 1160次阅读
    芯片制造中<b class='flag-5'>自</b><b class='flag-5'>对准</b>接触<b class='flag-5'>技术</b>介绍

    对准硅化物工艺详解

    源漏区的单晶硅和栅极上的多晶硅即使在掺杂后仍然具有较高的电阻率,对准硅化物(salicide)工艺能够同时减小源/漏电极和栅电极的薄膜电阻,降低接触电阻,并缩短与栅相关的RC延迟。另外,它避免了
    的头像 发表于 05-28 17:30 2092次阅读
    <b class='flag-5'>自</b><b class='flag-5'>对准</b>硅化物工艺详解