FPGA项目开发精选：204B实战应用-LMK04821代码详解
大侠好，阿Q来也，今天是第二次和各位见面，请各位大侠多多关照。今天给各位大侠带来一篇项目开发经验分享“基于JESD204B的LMK04821芯片项目开发”第二篇，这是本人实打实的项目开发经验，希望可以给有需要的大侠提供一些参考学习作用。 以后机会多多，慢慢分享一些项目开发以及学习方面的内容，欢迎各位大侠一起切磋交流。也欢迎进群交流，文章末尾有进群方式。话不多说，上货。
204B实战应用-LMK04821代码详解（二）
一、SPI协议
通过阅读LMK04821数据手册，我们可以从中知道，可以通过SPI协议对LMK04821进行寄存器的配置工作，进而实现我们设计所需要的功能。
SPI协议部分，咱们可以用3线，或者4线，在本次设计中，使用3线。关于SPI的时序部分，这儿就不再赘述，手册里面都有详细的描述。
二、SPI寄存器配置模块设计
图2
如图2所示，就是配置LMK04821存器的单元，信号定义如下：
1、cfg_clk：系统时钟；
2、cfg_rst：系统复位；
3、通过VIO控制的信号，这组信号存在的目的在于方便检测自己配置寄存器的正确性。
vio_cfg_en：配置寄存器使能信号；
vio_cfg_wr：配置寄存器读写使能，0写1读；
vio_cfg_addr：配置的寄存器地址；
vio_cfg_wdata：寄存器中配置的值；
addr_118_data：预留信号，模块中没有用；
我们在配置LMK04821寄存器时，要验证配置寄存器操作是否正确，就要有写有读，在对应的寄存器内写入对应的数值，然后进行读操作，观察正确性。本次设计是在vivado环境下进行设计，通过添加VIO的IP核，来控制读写操作。同时，添加ILA配合VIO来进行读写数据操作的观测。别的开发环境下思路一样。
该组信号仅在回读寄存器时使用，目的是为了验证寄存器读写正确性。
图3
4、lmk_rst：LMK04821复位信号，用于复位LMK04821，直接和LMK04821芯片相连；
5、3线制SPI信号：
lmk_spi_csn：片选；
lmk_spi_sdio：数据；
lmk_spi_clk：时钟；
6、可编程管教：主要和LMK04821内部的PLL相关，本次设计中默认为0；
lmk_clk_sel0 ：sel0；
lmk_clk_sel1 ：sel1；
三、SPI数据buffer定义
在本次设计中，SPI配置数据buffer，data_reg为24bit，r_w占1bit，箭头1所指包含W1、W2以及地址位占13bit，具体见SPI时序图；箭头2所指数据位8bit。
图4
根据图5我们可以知道，要配置LMK04821我们需要配置126个寄存器，这126个寄存器来源参见第一章实战记录。
其中，126个寄存器包含必须要配的寄存器、一些无关紧要的寄存器、以及功能实现所需要的寄存器等，有些寄存器需要配置多次。
图5
四、SPI时序实现
设计中，我们需要按照顺序配置126个寄存器，也就是说SPI要执行126次。因此，在代码实现过程中，注意寄存器配置的顺序，并且保证每个寄存器都准确无误的配置完成，才能进行下一个寄存器的配置。如果在设计中，要求LMK004821实现不同的功能，当配置的寄存器个数不一致时，在v文件中更改图6所示的参数即可。
图6
如下：是LMK04821配置的模块，读者可以作为参考。
代码区（参考代码）：
//###########################################################################//
// Copyright (C) 2017, JSZX, Co. Ltd. All Rights Reserved.
//###########################################################################//
//-- Project Name :
//-- File Name : lmk04821_spi
//-- Description :
//###########################################################################//
//---------------------------Modification History----------------------------//
//-- Date By Ver Comment
//-- 12/04/2017 hhh 1.0 Create new
//===================================================================
//-- End Revision
//===================================================================
`timescale 1ns / 1ps
module lmk04821_spi(
input cfg_clk , //<=10MHz
input cfg_rst ,
input vio_cfg_en ,
input vio_cfg_wr ,//0,write;1,read;
input [12:0] vio_cfg_addr ,
input [07:0] vio_cfg_wdata ,
input [07:0] addr_118_data ,
input r_w ,
input lmk_cfgen ,
output lmk_rst ,
output lmk_spi_csn ,
inout tri lmk_spi_sdio ,
output lmk_spi_clk ,
output lmk_clk_sel0 ,
output lmk_clk_sel1 ,
output reg regdatareadvalid ,
output reg [7:0] regdataread ,
output reg lmk_cfgdone = 1'b0
);
//parameter defination
parameter NUM_REG = 8'd126 ;//需要配置的寄存器个数
parameter CFG_DONE_DLY = 32'hF4240 ;//100ms@10Mhz;
//====================================================================//
//----------------------internal signals------------------------------//
//====================================================================//
reg [00:0] lmk_cfgen_d0 ;
reg [00:0] lmk_cfgen_d1 ;
reg [00:0] lmk_cfgen_d2 ;
reg [00:0] vio_cfg_en_d0 ;
reg [00:0] vio_cfg_en_d1 ;
reg [00:0] vio_cfg_en_d2 ;
reg [07:0] cnt_clk ;// 每个寄存器需要的时钟数计数器
reg [07:0] cnt_reg ;// 需要配置的寄存器计数器,最多255个!
reg [23:0] data_reg ;
reg [00:0] load_p ;
reg [00:0] load_p_d0 ;
reg [35:0] mid_data_o ;
reg [35:0] mid_csn_o ;
reg [00:0] spi_sdo ;
reg [00:0] spi_cs_n ;
wire[00:0] spi_sdi ;
reg [05:0] sdo_cnt ;
// //====================================================================//
// //-----------------------------ila debug------------------------------//
// //====================================================================//
// //ila_spi
// ila_spi ila_spi(
// .clk ( cfg_clk ),
//
// .probe0 ( cnt_clk ),//8
// .probe1 ( cnt_reg ),//8
// .probe2 ( data_reg ),//24
// .probe3 ( load_p ),//1
// .probe4 ( sdo_cnt ),//6
// .probe5 ( spi_cs_n ),//1
// .probe6 ( spi_sdi ),//1
// .probe7 ( spi_sdo ),//1
// .probe8 ( lmk_cfgen_d1 ) //1
// );
//====================================================================//
//--------------------------main process------------------------------//
//====================================================================//
//lmk_clk_sel
assign lmk_clk_sel0= 1'b0 ;
assign lmk_clk_sel1= 1'b0 ;
//spi signals;
assign lmk_rst = cfg_rst ;
assign lmk_spi_clk = (spi_cs_n) ? 1'b0 : ~cfg_clk ;
assign lmk_spi_csn = spi_cs_n ;
assign spi_sdi = lmk_spi_sdio;
assign lmk_spi_sdio= (data_reg[23]==1'b1 && sdo_cnt>6'h18)? 1'bz : spi_sdo ;
//lmk_cfgen_d0/lmk_cfgen_d1/lmk_cfgen_d2/load_p_d0
always @(posedge cfg_clk or posedge cfg_rst)
begin
if(cfg_rst==1'b1)
begin
lmk_cfgen_d0 <= 1'b0 ;
lmk_cfgen_d1 <= 1'b0 ;
lmk_cfgen_d2 <= 1'b0 ;
load_p_d0 <= 1'b0 ;
vio_cfg_en_d0 <= 1'b0 ;
vio_cfg_en_d1 <= 1'b0 ;
vio_cfg_en_d2 <= 1'b0 ;
end
else
begin
lmk_cfgen_d0 <= lmk_cfgen ;
lmk_cfgen_d1 <= lmk_cfgen_d0 ;
lmk_cfgen_d2 <= lmk_cfgen_d1 ;
load_p_d0 <= load_p ;
vio_cfg_en_d0 <= vio_cfg_en ;
vio_cfg_en_d1 <= vio_cfg_en_d0 ;
vio_cfg_en_d2 <= vio_cfg_en_d1 ;
end
end
//load_p/cnt_reg/cnt_clk
always @(posedge cfg_clk or posedge cfg_rst)
begin
if(cfg_rst==1'b1)
begin
cnt_reg <= 8'd0 ;
cnt_clk <= 8'd36 ;
load_p <= 1'b0 ;
end
else
begin
if(lmk_cfgen_d1==1'b1 && lmk_cfgen_d2==1'b0)
begin
cnt_clk <= 8'd0 ;
cnt_reg <= 8'd0 ;
load_p <= 1'b0 ;
end
else if((cnt_clk==8'd36)&&(cnt_reg
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
447文章
47821浏览量
409205 -
SPI
+关注
关注
17文章
1615浏览量
89669 -
代码
+关注
关注
30文章
4556浏览量
66814
原文标题：FPGA项目开发精选（二）：204B实战应用-LMK04821代码详解
文章出处：【微信号：HXSLH1010101010，微信公众号：FPGA技术江湖】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
A9680采集低频信号时 发生204B链路断开的问题
在使用AD9680采样过程中，采样率1Gbps，204B为4lane，每个Lnae的速率为10gbps，使用外部模拟源进行正弦波输入，发现：
1、在50K~200M的正弦波输入下，通过FPGA（K7
发表于 04-09 08:15
JESD204B的常见疑问解答
的JESD204发布版中。
问：我为转换器分配的JESD204B通道在系统板上无法顺利路由至FPGA。交叉对太多，非常容易受串扰影响。能否重新映射JESD204B的通道分配，改善布局
发表于 01-03 06:35
AD9163配置后SYNC无拉高怎么解决？
AD9163的配置参数为: DEVICECLK为5G， L =8; M=2， F=1， S= 2 , 插值系数为8，因此经过计算204B的线速率为
3.125G，因此配置FPGA的IP核
发表于 12-08 08:31
ad9689配置完成后FPGA内部的SYNC无法拉高怎么解决？
的refclk为275Mhz,glbclk也是275MHZ,线速率为11G，
配置完成后FPGA内部的SYNC无法拉高，查看204B的物理核接收的数据，非常乱，
求教各位大神，出现这种情况是什么原因，有没有那个大神调试中也遇到过这种问题，怎么解决的，谢谢！！！！
发表于 12-06 06:52
AD9136的JESD204B链路无法建立是怎么回事？
使用内部PLL，输入参考频率为100MHz。在采样率时钟设置为1GHz时，DAC的JESD204B链路能建立，但是当频率改为1.5GHz时，SYNC一直为低。其他相关寄存器都已经修改，serdes
发表于 12-05 08:17
AD9680通过0x570和0X56E寄存器快速配置JESD204B，电路锁相环无法锁定，204B无法正常输出数据怎么解决？
9680测试评估中遇到问题：
按照数据手册中的配置步骤，关断链路，通过0x570和0X56E寄存器快速配置JESD204B，链路上电后，电路锁相环无法锁定，204B无法正常输出数据。
发表于 12-05 08:04
AD9176 Sync_ROTION_Done无法完成怎么解决？
9176没有输出。寄存器0x03A，位4始终保持为0。这意味着它没有同步。但204B链路已经成功（sync等于1，FPGA已经传输了数据）。
任何人都可以帮助我 我会非常感激的!
发表于 12-01 07:33
ad9164偶尔输出不正常的原因？怎么解决？
拉高，FPGA的204b接口一直在发K28.5码，复位DA配置或者重启后输出正常。
以上问题偶尔会出现，困扰很久了，请问怎么查找问题出在哪里？寄存器配置中哪些寄存器需要等待？
发表于 12-01 06:45
204B实战应用-LMK04821代码详解
通过阅读LMK04821数据手册，我们可以从中知道，可以通过SPI协议对LMK04821进行寄存器的配置工作，进而实现我们设计所需要的功能。
AD9694S: 14-Bit, 500 MSPS, JESD 204B, 二次对数字转换器数据表 ADI
电子发烧友网为你提供ADI(ADI)AD9694S: 14-Bit, 500 MSPS, JESD 204B, 二次对数字转换器数据表相关产品参数、数据手册，更有AD9694S: 14-Bit
发表于 10-08 16:48
请问starfive-tech/VisionFive2代码库可否在gitee开个镜像？
starfive-tech/VisionFive2代码库可否在gitee开个镜像
发表于 09-12 07:31
将hbirdv2代码综合后下载到FPGA板上报错怎么解决？
求助：
将hbirdv2代码综合后下载到FPGA板（不是MCU200T或DDR200T）上，由于板子上没有MCU_FLASH，所以引脚绑定时qspi接口悬空，出现如下错误
本人猜测
发表于 08-16 08:02
工商网监
评论