0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

HBM、MM和CDM测试基础

星星科技指导员 来源:嵌入式计算设计 作者:Bonnie Baker 2022-11-30 16:28 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

主要的ESD测试是人体模型(HBM),机器模型(MM)和充电设备模型(CDM)。

有许多成熟的模型可以针对ESD事件测试半导体器件的可靠性,以确保有效性和可靠性。主要的ESD测试是人体模型(HBM),机器模型(MM)和充电设备模型(CDM)(图1)。

pYYBAGOHFC2AQVdwAACIehs7jQg460.png

图1.用于 HBM、MM 和 CDM 测试的 ESD 模型。

JEDEC 标准确保 ESD 测试的有效性和可靠性。这三个测试的测试配置(图 1)有五个要素:V静电放电、C、SW、R 和 L。输入V静电放电在开关闭合 (SW) 之前对电容器 C 进行电压充电。随着SW的闭合,ESD灯具的输出阻抗(R和L)发送V静电放电信号,转换为电流(I静电放电) 到被测设备 (DUT) 中。现在的ESD电流流过DUT的ESD二极管;D静电放电+和 D静电放电-。如果其中一个或两个ESD二极管发生故障或缺失,则电流(I静电放电),从这个ESD事件中将找到另一条路径,该路径多次灾难性地进一步进入DUT电路。

公式1表示图1测试电路的数学传递函数。

files-aHViPTYzODY3JmNtZD1pdGVtZWRpdG9yaW1hZ2UmZmlsZW5hbWU9aXRlbWVkaXRvcmltYWdlXzVjZmViZmY3OTE4MTIucG5nJnZlcnNpb249MDAwMCZzaWc9ZThjNjhjZGRlMDM0M2U4MGE3ZDdiMDQwZWY0YTQyOWY253D

公式 1

此配置会导致信号引脚接合处发生瞬时ESD事件,以模拟三个ESD测试信号事件之一。DUT 信号引脚是输入或输出器件引脚。对于这三个ESD测试,V的值静电放电、C、R 和 L 组件变化以实现实际的 ESD 事件(表 1)。

表 1.HBM、MM、CDM 的可持续发展教育活动

poYBAGOHFDeAf0cdAADaeHOJqXA216.png

在表1中,这三种型号归结为串联RLC电路和脉冲发生器,但型号之间的电路值和脉冲特性不同。然而,所有三项测试都会产生一个短而明确的ESD脉冲,从而产生电流(I静电放电)的水平与实际可持续发展教育事件期间的水平相当。

人体模型 (HBM) 表征了电子设备对静电放电 (ESD) 损坏的敏感性。人体模型是一种模拟人类从手指到被测设备 (DUT) 再到地面的 ESD 路径的模型。静电放电电源电压(V静电放电) 为测试电路中的电容器充电。标准 HBM 测试包括 ±2 kV 的电源电压、1 至 10 M?的高值电阻和 100 pF 的电容。

机器模型 (MM) 的目的是创建一个更严格的 HBM 测试。电荷电容(C)故意变大(200 pF),电荷源电阻值非常低;0 至 10Ω。这种低阻值电阻允许ESD源提供比HBM型号更高的电流。尽管该模型的目的是表征与最终用户电子组件相关的机器ESD事件,但它并不打算体现半导体最终测试和处理中使用的处理程序。

充电设备模型 (CDM) 可以作为一次性普遍应用的 MM 的替代测试。该CDM测试模拟IC封装或制造设备在最终生产操作中处理设备时累积的电荷。在制造过程中,设备处理设备中存在产生静电的机会。这是IC器件从防静电管或测试处理器上滑下来的地方,这些防静电管或测试处理器会积聚电荷。

当前(I静电放电) 注入 DUT 会产生热量。产生的热量大小取决于峰值ESD脉冲电压、电容和DUT电阻。在 HBM 测试中,IC 故障模式通常表现为栅极氧化物、触点尖峰和结损坏。

静电放电测试比较

这三个测试的类似上升时间约为 10 ns,但 HBM 和 MM 测试的总持续时间比 CDM 模型高出约 200 ns(图 2)。

pYYBAGOHFD-AKg-nAACsh6pJ7bw497.png

图2.CDM、MM 和 HBM ESD 电流与时间的关系测试。

图2显示了电流(I静电放电) HBM、MM 和 CDM ESD 测试的波形特性。通常,HBM ESD 测试的应力水平大约是 MM ESD 测试条件的 10 倍。此外,HBM 测试的保护电压水平通常为 2 kV,而 MM 测试的保护电压水平为 200 V,CDM 测试的保护电压水平为 500 V。CDM、HBM 或 MM 之间没有相关性。因此,HBM 和 CDM 测试通常用于 ESD 保护电路测试。I 的持续时间越长静电放电导致片上ESD结构过热增加。HBM 和 MM 测试失败通常表现在栅极氧化物或结部损坏中。

表 2、3 和 4 显示了 HBM、CDM 和 MM ESD 抗扰度分类。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • ESD
    ESD
    +关注

    关注

    50

    文章

    2375

    浏览量

    178857
  • 半导体
    +关注

    关注

    336

    文章

    29978

    浏览量

    258254
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    CW32系列MCU在温控器应用的优势

    ,同频性能超越XXX32F030 ● 以64MHz为量产测试保证,最高运行频率是竞品的1.33倍 ● HBM ESD、MM ESD、CDM ESD、Latch up@105℃全面达到J
    发表于 12-03 07:12

    AI大算力的存储技术, HBM 4E转向定制化

    电子发烧友网报道(文/黄晶晶)如今英伟达GPU迭代速度加快至每年一次,HBM存储速率如何跟上GPU发展节奏。越来越多的超大规模云厂商、GPU厂商开始转向定制化HBM。而HBM存储厂商以及晶圆代工厂也
    的头像 发表于 11-30 00:31 5047次阅读
    AI大算力的存储技术, <b class='flag-5'>HBM</b> 4E转向定制化

    ESD测试的详细解释

    包括MIL-STD-883C method 3015.7和EIA/JESD22-A114-A。HBM测试的静电电压可从小于2kV到16kV不等。 ● 机器放电模式(MM, Machine Model
    发表于 11-26 07:37

    半导体“HBM和3D Stacked Memory”技术的详解

    3D Stacked Memory是“技术方法”,而HBM是“用这种方法解决特定问题的产品”。
    的头像 发表于 11-07 19:39 4670次阅读
    半导体“<b class='flag-5'>HBM</b>和3D Stacked Memory”技术的详解

    智锐通 CDM-2U01,为内窥镜 AI 后处理打造专属硬件平台

    智锐通 CDM-2U01,以精准设计回应医疗场景挑战,为内窥镜 AI 后处理系统提供稳定、高效、可嵌入的硬件支撑
    的头像 发表于 10-24 17:55 2190次阅读
    智锐通 <b class='flag-5'>CDM</b>-2U01,为内窥镜 AI 后处理打造专属硬件平台

    HBM技术在CowoS封装中的应用

    HBM通过使用3D堆叠技术,将多个DRAM(动态随机存取存储器)芯片堆叠在一起,并通过硅通孔(TSV,Through-Silicon Via)进行连接,从而实现高带宽和低功耗的特点。HBM的应用中,CowoS(Chip on Wafer on Substrate)封装技术
    的头像 发表于 09-22 10:47 1363次阅读

    CDM试验对电子器件可靠性的影响

    在电子器件制造和应用中,静电放电(ESD)是一个重要的可靠性问题。CDM(带电器件模型)试验是评估电子器件在静电放电环境下的敏感度和可靠性的重要手段。通过CDM试验,可以有效识别器件在制造、运输
    的头像 发表于 08-27 14:59 701次阅读
    <b class='flag-5'>CDM</b>试验对电子器件可靠性的影响

    传英伟达自研HBM基础裸片

    电子发烧友网综合报道,据台媒消息,传闻英伟达已开始开发自己的HBM基础裸片,预计英伟达的自研HBM基础裸片采用3nm工艺制造,计划在2027年下半年进行小批量试产。并且这一时间点大致对应"Rubin
    的头像 发表于 08-21 08:16 2531次阅读

    HBM应用在手机上,可行吗?

      电子发烧友网报道(文/梁浩斌)最近有不少关于HBM技术被应用到手机的消息,此前有消息称苹果会在20周年iPhone,也就是2027年推出使用HBM DRAM的iPhone手机,提高端侧AI能力
    的头像 发表于 07-13 06:09 6677次阅读

    季丰电子ESD实验室新增VFTLP测试能力

    随着半导体工艺节点不断向5nm、3nm迈进,芯片内部结构日趋精密,静电放电(ESD)问题愈发严峻。传统人体放电模型(HBM)和机器模型(MM)失效占比逐渐降低,而‌充电器件模型(CDM)‌因其极快
    的头像 发表于 05-21 15:21 1036次阅读
    季丰电子ESD实验室新增VFTLP<b class='flag-5'>测试</b>能力

    用SEI实现BiSS-C从机协议,发送TIMEOUT期间CDM如何接收?

    用SEI实现BiSS-C从机协议,发送TIMEOUT期间CDM如何接收?
    发表于 04-07 11:09

    简要分析HBM人体放电模型

    根据自己的理解、或者自身的经验、或者合作方的资源、或者芯片适用的应用场景来选取不同的测试标准,标准不同,意味着测试方法或者测试条件就会有差异,就无法直接单纯从规格书标注的HBM数字来横
    的头像 发表于 02-14 14:25 1501次阅读
    简要分析<b class='flag-5'>HBM</b>人体放电模型

    AEC-Q102之静电放电测试HBM

    。AEC-Q102标准中包含了多种ESD试验,其中人体模型(HBM)试验是最为常见的一种。什么是HBM试验?HBM试验,即人体模型试验,是一种评估电子器件对由人体产生的静电
    的头像 发表于 12-25 11:56 1355次阅读
    AEC-Q102之静电放电<b class='flag-5'>测试</b>(<b class='flag-5'>HBM</b>)

    美光发布HBM4与HBM4E项目新进展

    近日,据报道,全球知名半导体公司美光科技发布了其HBM4(High Bandwidth Memory 4,第四代高带宽内存)和HBM4E项目的最新研发进展。 据悉,美光科技的下一代HBM4内存将采用
    的头像 发表于 12-23 14:20 1296次阅读

    芯片静电测试HBMCDM详解

    在芯片制造与使用的领域中,静电是一个不容小觑的威胁。芯片对于静电极为敏感,而HBM(人体模型)测试CDM(充放电模型)测试是评估芯片静电敏感度的重要手段。
    的头像 发表于 12-16 18:07 9648次阅读
    芯片静电<b class='flag-5'>测试</b>之<b class='flag-5'>HBM</b>与<b class='flag-5'>CDM</b>详解