嵌入式系统欠压以提高能效

通常，芯片制造商会在标称电压水平以下添加大电压保护带，以确保在最坏情况下的工艺和环境条件下具有正确的功能。

欠压，即电源电压低于标称电平，是降低底层硬件总功耗的有效技术，因为它以二次方式降低动态功率，线性降低静态功耗。通常，芯片制造商会在标称电压水平以下添加大电压保护带，以确保在最坏情况下的工艺和环境条件下具有正确的功能。然而，对于许多实际应用，这种电压保护带是不必要的和保守的;反过来，它又增加了巨大的功耗损失。因此，消除这种电压保护带可以显著节省功耗，而不会产生任何性能或可靠性开销。但是，在保护带区域以下进一步欠压会产生开销，无论是工作频率同时降尺度时的性能，还是底层硬件以最大频率工作时的可靠性。

在文献中，欠压已被研究用于CPU和GPU等计算设备以及DRAM等内存存储。我们 扩展 并 彻底 研究了 现代 现场 可 编 程 门 阵列 （FPGA） 的 欠压 技术（包括 真实 FPGA 芯片 的 电压 保护 带 分析、 保护 带 以下 的 故障 特性 和 缓解 性能、 工作量 特性 分析 等）。我们已经证明了这种技术在FPGA提供超过10倍的节能增益方面的巨大潜力，通过该技术可以有效地弥合FPGA和基于专用集成电路（ASIC）的加速器之间的功率效率差距。研究结果在学术界引起了极大的关注，并在MICRO‘2018 ［1］和DSN’2020 ［2］等顶级场所发表。

我们的目标是将我们在LEGaTO 项目中开发的 FPGA 欠压技术转移到工业领域，特别是用于嵌入式深度学习 （DL） 应用。DL应用程序由于对海量数据移动和计算能力的自然高需求而非常耗电。由于硬件资源有限，对于物联网和移动设备等嵌入式场景，这个问题更为严重。因此，我们相信我们的FPGA欠压技术可以显著提高此类应用的功率效率，从而促进其在实际工业环境中的部署。总的来说，从环境和经济的角度来看，降低能耗显然是一件好事。这对于携带自己能源的应用更为相关，例如无人机和电动汽车。电池保持时间是许多产品非常重要的特征。此外，在许多应用中，当今深度学习系统的能耗会抑制产品创新，例如在智能家居中。如果我们要实现当今媒体所描绘的智能未来，智能系统的能耗需要非常低。在这一行中，能源效率对于汽车和电信行业等多个领域极为重要。

通过利用欠压技术，我们期望在相同的FPGA硬件上实现近10倍的能源改进。我们希望能够通过这个项目吸引几个客户，并增加物联网领域的市场份额，其中低能耗至关重要，这将带来一些新的就业机会，以进一步扩展我们的技术堆栈。

审核编辑：郭婷