智原宣布支持三星14纳米LPP工艺的IP硅智财并已上架
ASIC设计服务暨IP研发销售厂商智原科技（Faraday Technology Corporation，TWSE：3035）今日宣布其支持三星14纳米LPP工艺的IP硅智财已在三星SAFE IP平台上架，提供三星晶圆厂客户采用。此次发表的FinFET IP组合包括LPDDR4/4X PHY、MIPI D-PHY、V-by-One、FPD-link、LVDS I/O、ONFI I/O与内存编译程序，皆经过芯片制作验证且已实际应用在SoC项目中。
智原新上市的三星14纳米IP硅智财继承其多元应用的ASIC设计经验，如边缘人工智能、高清显示器、多功能事务处理机与网络应用等，适用于需要提升数据传输效能的各式应用，并提供客户具有成本效益的设计优势。此外，所有高速接口IP均经过子系统整合验证，包含PHY物理层电路、链接层控制器及软件驱动程序等，可加速SoC芯片开发且降低客户整合风险。
智原科技营运长林世钦表示：“智原的14LPP应用专属IP提供客户便捷的FinFET芯片开发途径。智原丰富的成功案例经验涵盖广泛制程的各种应用。为满足客户的技术规划与制程转移需求，我们会持续开发FinFET IP解决方案以协助客户加快产品上市时间。”
审核编辑：彭静
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
ASIC设计
+关注
关注
0文章
32浏览量
10587 -
智原科技
+关注
关注
0文章
18浏览量
10963 -
三星
+关注
关注
0文章
1142浏览量
30185
原文标题：智原推出14纳米IP组合于三星SAFE平台
文章出处：【微信号：faradaytech，微信公众号：智原科技】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
珠海创飞芯近日宣布其基于55纳米高压工艺制程的OTP IP已实现上架
珠海创飞芯科技有限公司，作为国内领先的一站式存储NVM IP供应商，近日宣布其基于55纳米高压（55HV 1.2V/6V/32V Process）工艺制程的OTP
创飞芯宣布针对90纳米CMOS图像传感器工艺制程上的OTP IP成功量产
珠海创飞芯科技有限公司（简称“创飞芯”“CFX”），国内领先的一站式存储NVM IP供应商，近日宣布在全球排名前五的晶圆代工厂中，针对90纳米CMOS图像传感器（CIS）工艺制程上的O
三星半导体将其“第二代3纳米”工艺正式更名为“2纳米”！
近期，科技巨头三星半导体做出了一个引人注目的决策：将其“第二代3纳米”工艺正式更名为“2纳米”。
Samsung研发第二代3纳米工艺 SF3
据报道，韩国三星代工厂已经开始试制其第二代 3 纳米级别工艺技术的芯片，称为 SF3。这一发展标志着半导体行业的一个重要里程碑，因为三星与台积电竞争下一代先进
新思科技携手Ansys和三星共同开发14LPU工艺的全新射频集成电路设计
新思科技（Synopsy）近日宣布，携手Ansys 、三星半导体晶圆代工（以下简称“三星”）共同开发了面向三星14LPU
三星计划：3年内实现2纳米量产
10月19日，韩国三星电子在德国慕尼黑举办了名为「三星代工论坛2023」的活动。在这个活动上，三星电子以霸气十足的姿态公布了其芯片制造的先进工艺路线图和代工战略，宣称将在未来3年内量产
Cadence 数字、定制/模拟设计流程通过认证，Design IP 现已支持 Intel 16 FinFET 制程
内容提要 ● Cadence 流程已通过认证，可立即投入生产，该工艺下 Design IP 产品现已完备，可支持客户进行 Intel 16 工艺下 SOC 设计 ● 客户可以基于
三星3纳米良率不超过20% 将重新拟定制程工艺时间节点
三星最新公布的制程工艺技术路线图显示，该公司计划在2025年开始量产2纳米级SF2工艺，以满足客户对高性能处理器的需求。此前，三星已于今年公
珠海创飞芯科技130纳米工艺制程的eFuse OTP IP 核成功量产
（一次性可编程存储器）/NTP(少次可编程存储器)/MTP（多次可编程存储器）/eFlash（嵌入式闪存模块）技术，为客户提供全方位、一站式存储IP定制服务和IP授权服务，满足其广泛的应用需求。产品支持车规级可靠性 AEC-Q1
如何查看S32G3支持的DDR芯片？
S32G3开发板上使用的ddr芯片是micro MT53E1G32D2FW-046 AUT: B
但是我们的开发板使用的是三星的芯片（K4FBE3D4HM THCL）。
如何查看 S32G3 支持的 DDR 芯片？。以及如何
发表于 05-23 07:15
工商网监
评论