0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

POCV Timing Report详细讲解

夏日余晖 来源:Harmony技术专家 作者:Harmony技术专家 2022-10-12 17:37 次阅读

report_timing -variation

poYBAGNGisWAF1frAAGOOr4_EJg133.png

我们可以用reprot_timing -variation报POCV Timing并显示其中的Variation。和普通的Timing report一样,也分为三大列,左边是Point,右边是Incr和Path,其中Incr和Path下面会显示几列内容,这个是普通的Report所没有的,它显示的就是Variation的影响。Incr是每个Point单独增加或者说引入的Delay值;Path是Timing path上累积下来的总Delay值。


然后看下Incr下面的四列值:Mean: 平均值,也就是高斯分布中的μ值(它很关键)Sensit: 全称是sensitivity,也就是1个Sigma的值;Corner: 高斯分布3个(具体几个是可以设置的)Sigma边界的最差值,比如Setup的话就是Mean+3*Sensit,如果是Hold的话就是Mean-3*Sensit。这个值的参考意义不是特别大,不要以为它的Delay很大那么就会导致整个Path的Delay增加很多,不是这样的,后边Path的Delay不是它的累积,只有Mean值是累加下去的。Value: 需要注意它和Corner的区别,这个非常容易搞错!!!其实Value值是一个反推值,它不是直接根据上面几个值算出来的值,而是根据当前Point上Path的Delay Value减去上个Point上Path的Delay value值得到的。因此从结果上看上去,你把每个Point上Incr的Value累加起来得到的就是Path delay,但是需要注意的是它们之间的因果关系,即先有谁,后有谁,不要搞错了。这个值的参考意义比Corner更大。从上图示例其实就能看出来,b3 Cell的delay是Corner值是7ns,但是对于整个Path的贡献delay其实并没有那么大,只有2.82ns(Value值)。


接着看下Path下面的三列:先看

Value:就是从Path的开始到当前Point的累积Delay值。与普通的BCWC或者OCV的timing report不同之处在于,它不是由Incr下面的Value值累加得到的(前面其实也说了),而是根据Path下方的Mean值和Sensit值得到的。每一行的Path delay value = Path mean +/- (3 * Path sensit)对于Setup就是+,对于Hold就是-。


Mean:Path mean其实就是每个Point Incr的Mean的累加。Path mean = mean_1st_stage + mean_2nd_stage + .. + mean_previous_stage + mean_current_stage
Sensit:Path sensit是每个Point sensit的方和根(RSS, Root-Sum Square)值:Path sensit = sqrt(sensit_1st_stage^2 + sensit_2nd_stage^2 + … + sensit_previous_stage^2 + sensit_current_stage^2)。
因此有了Path的value值就可以反推得到前面所说的每一级的delay “Value”了。

Statistical adjustment(统计调整):

星球有很多人问:PT rpt 里最后的有一行statistical adjustment ,这个值是怎么来的以及有什么作用?这是由于在POCV分析中,arrival和required time都包含统计的偏差(variation),path的slack corner不会是required corner和arrival corner之间的简单的差值,而是根据mean和sigma算出的值,这两者之间会有一个差值,这个就是statistical adjustment。意义不是很大,就是让你看到它们不是required corner和arrival corner之间的简单的差值关系,和value类似,是个反推值。原因:统计量的标准差并不是简单的和,而是平方和的平方根。路径的统计调整(statistical adjustment)一方面是路径的slack corner与另一方面是required corner和arrival corner之间的差异。

审核编辑 黄昊宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • POCV
    +关注

    关注

    1

    文章

    6

    浏览量

    12420
收藏 人收藏

    评论

    相关推荐

    详细讲解Altium Designer 23的安装教程

    在PCB设计中,软件的安装是我们迈出的第一步,接下来将详细讲解Altium Designer 23安装教程。
    的头像 发表于 01-09 10:02 1682次阅读
    <b class='flag-5'>详细</b><b class='flag-5'>讲解</b>Altium Designer 23的安装教程

    介绍三种芯片timing model

    今天想来聊一聊timing model。Top层在做STA的时候,为了速度的考量,有的时候不会把所有block都做flatten(展平化)处理
    的头像 发表于 12-06 14:03 335次阅读

    LOAM源代码中坐标变换部分的详细讲解

    本系列文章将对LOAM源代码进行讲解,在讲解过程中,涉及到论文中提到的部分,会结合论文以及我自己的理解进行解读,尤其是对于其中坐标变换的部分,将会进行详细讲解
    的头像 发表于 11-01 10:49 877次阅读
    LOAM源代码中坐标变换部分的<b class='flag-5'>详细</b><b class='flag-5'>讲解</b>

    在Vivado中利用Report QoR Suggestions提升QoR

    Report QoR Suggestions (RQS) 可识别设计问题,并提供工具开关和可影响工具行为的设计单元属性的解决方案,即便在无法自动执行解决方案的情况下也可提供文本修改建议。
    的头像 发表于 07-19 10:38 740次阅读
    在Vivado中利用<b class='flag-5'>Report</b> QoR Suggestions提升QoR

    Timing Commander 软件 for Programmable Buffers

    Timing Commander 软件 for Programmable Buffers
    发表于 07-11 20:27 0次下载
    <b class='flag-5'>Timing</b> Commander 软件 for Programmable Buffers

    VersaClock 6 Timing Commander 用户指南

    VersaClock 6 Timing Commander 用户指南
    发表于 07-11 19:27 1次下载
    VersaClock 6 <b class='flag-5'>Timing</b> Commander 用户指南

    Timing Commander 软件 for VersaClock 3S-5P3502x

    Timing Commander 软件 for VersaClock 3S - 5P3502x
    发表于 07-10 19:34 0次下载
    <b class='flag-5'>Timing</b> Commander 软件 for VersaClock 3S-5P3502x

    9FGV100x Timing Commander 用户指南

    9FGV100x Timing Commander 用户指南
    发表于 07-07 19:28 0次下载
    9FGV100x <b class='flag-5'>Timing</b> Commander 用户指南

    9FGV1006 Timing Commander 用户指南

    9FGV1006 Timing Commander 用户指南
    发表于 07-07 19:28 0次下载
    9FGV1006 <b class='flag-5'>Timing</b> Commander 用户指南

    9FGV1005 PhiClock PCIe Timing Commander 软件 用户指南

    9FGV1005 PhiClock PCIe Timing Commander 软件 用户指南
    发表于 07-07 19:27 0次下载
    9FGV1005 PhiClock PCIe <b class='flag-5'>Timing</b> Commander 软件 用户指南

    Timing Commander 硬件 Interfaces 用户指南

    Timing Commander 硬件 Interfaces 用户指南
    发表于 07-06 18:35 0次下载
    <b class='flag-5'>Timing</b> Commander 硬件 Interfaces 用户指南

    时序分析基本概念介绍—Timing Arc

    今天我们要介绍的时序基本概念是Timing arc,中文名时序弧。这是timing计算最基本的组成元素,在昨天的lib库介绍中,大部分时序信息都以Timing arc呈现。
    的头像 发表于 07-06 15:00 1580次阅读
    时序分析基本概念介绍—<b class='flag-5'>Timing</b> Arc

    什么是时序路径timing path呢?

    今天我们要介绍的时序分析概念是 **时序路径** (Timing Path)。STA软件是基于timing path来分析timing的。
    的头像 发表于 07-05 14:54 1130次阅读
    什么是时序路径<b class='flag-5'>timing</b> path呢?

    Timing Commander 软件 for Programmable Buffers

    Timing Commander 软件 for Programmable Buffers
    发表于 05-15 19:16 0次下载
    <b class='flag-5'>Timing</b> Commander 软件 for Programmable Buffers

    Vivado使用进阶:读懂用好Timing Report

    《XDC 约束技巧》系列中讨论了XDC 约束的设置方法、约束思路和一些容易混淆的地方。我们提到过约束是为了设计服务,写入 Vivado中 的 XDC 实际上就是用户设定的目标,Vivado对 FPGA 设计的实现过程必须以满足 XDC 中的约束为目标进行。那我们如何验证实现后的设计有没有满足时序要求?又如何在开始布局布线前判断某些约束有没有成功设置?或是验证约束的优先级?这些都要用到 Vivado 中的静态时序分析工具。
    的头像 发表于 05-04 11:20 2737次阅读
    Vivado使用进阶:读懂用好<b class='flag-5'>Timing</b> <b class='flag-5'>Report</b>