0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

介绍3种方法跨时钟域处理方法

FPGA设计论坛 来源:CSDN技术社区 作者:weixin_43343190 2021-09-18 11:33 次阅读

时钟域处理是FPGA设计中经常遇到的问题,而如何处理好跨时钟域间的数据,可以说是每个FPGA初学者的必修课。如果是还是在校的学生,跨时钟域处理也是面试中经常常被问到的一个问题。

在本篇文章中,主要介绍3种跨时钟域处理的方法,这3种方法可以说是FPGA界最常用也最实用的方法,这三种方法包含了单bit和多bit数据的跨时钟域处理,学会这3招之后,对于FPGA相关的跨时钟域数据处理便可以手到擒来。

本文介绍的3种方法跨时钟域处理方法如下:

1.打两拍;“

2.异步双口RAM;”

3.格雷码转换;“

第一种方法:打两拍

大家很清楚,处理跨时钟域的数据有单bit和多bit之分,而打两拍的方式常见于处理单bit数据的跨时钟域问题。

打两拍的方式,其实说白了,就是定义两级寄存器,对输入的数据进行延拍。

先简单说下两级寄存器的原理:两级寄存是一级寄存的平方,两级并不能完全消除亚稳态危害,但是提高了可靠性减少其发生概率。总的来讲,就是一级概率很大,三级改善不大。

这样说可能还是有很多人不够完全理解,那么请看下面的时序示意图:

65ba5808-13d8-11ec-8fb8-12bb97331649.jpg

data是时钟域1的数据,需要传到时钟域2(clk)进行处理,寄存器1和寄存器2使用的时钟都为clk。假设在clk的上升沿正好采到data的跳变沿(从0变1的上升沿,实际上的数据跳变不可能是瞬时的,所以有短暂的跳变时间),那这时作为寄存器1的输入到底应该是0还是1呢?

这是一个不确定的问题。所以Q1的值也不能确定,但至少可以保证,在clk的下一个上升沿,Q1基本可以满足第二级寄存器的保持时间和建立时间要求,出现亚稳态的概率得到了很大的改善。

如果再加上第三级寄存器,由于第二级寄存器对于亚稳态的处理已经起到了很大的改善作用,第三级寄存器在很大程度上可以说只是对于第二级寄存器的延拍,所以意义是不大的。

第二种方法:异步双口RAM

处理多bit数据的跨时钟域,一般采用异步双口RAM。假设我们现在有一个信号采集平台,ADC芯片提供源同步时钟60MHz,ADC芯片输出的数据在60MHz的时钟上升沿变化,而FPGA内部需要使用100MHz的时钟来处理ADC采集到的数据(多bit)。

在这种类似的场景中,我们便可以使用异步双口RAM来做跨时钟域处理。先利用ADC芯片提供的60MHz时钟将ADC输出的数据写入异步双口RAM,然后使用100MHz的时钟从RAM中读出。

对于使用异步双口RAM来处理多bit数据的跨时钟域,相信大家还是可以理解的。当然,在能使用异步双口RAM来处理跨时钟域的场景中,也可以使用异步FIFO来达到同样的目的。

第三种方法:格雷码转换

对于第三种方法,Kevin在大学里边从没接触过,也是在工作中才接触到。

我们依然继续使用介绍第二种方法中用到的ADC例子,将ADC采样的数据写入RAM时,需要产生RAM的写地址,但我们读出RAM中的数据时,肯定不是一上电就直接读取,而是要等RAM中有ADC的数据之后才去读RAM。这就需要100MHz的时钟对RAM的写地址进行判断,当写地址大于某个值之后再去读取RAM。

在这个场景中,其实很多人都是使用直接用100MHz的时钟于RAM的写地址进行打两拍的方式,但RAM的写地址属于多bit,如果单纯只是打两拍,那不一定能确保写地址数据的每一个bit在100MHz的时钟域变化都是同步的,肯定有一个先后顺序。如果在低速的环境中不一定会出错,在高速的环境下就不一定能保证了。所以更为妥当的一种处理方法就是使用格雷码转换。

对于格雷码,相邻的两个数间只有一个bit是不一样的(格雷码,在本文中不作详细介绍),如果先将RAM的写地址转为格雷码,然后再将写地址的格雷码进行打两拍,之后再在RAM的读时钟域将格雷码恢复成10进制。这种处理就相当于对单bit数据的跨时钟域处理了。对于格雷码与十进制互换的代码,仅提供给大家作参考:

65c5065e-13d8-11ec-8fb8-12bb97331649.png

代码使用的是函数的形式,方便调用,op表示编码或者译码,WADDRWIDTH和RADDRWIDTH表示位宽。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    449

    文章

    48852

    浏览量

    413661
  • RAM
    RAM
    +关注

    关注

    8

    文章

    1333

    浏览量

    113961
  • adc
    adc
    +关注

    关注

    97

    文章

    5800

    浏览量

    540907
  • 函数
    +关注

    关注

    3

    文章

    4178

    浏览量

    61589
  • 代码
    +关注

    关注

    30

    文章

    4606

    浏览量

    67429

原文标题:解决跨时钟域问题的三大方法

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    人脸检测的五种方法各有什么特征和优缺点

    人脸检测是计算机视觉领域的一个重要研究方向,主要用于识别和定位图像中的人脸。以下是五常见的人脸检测方法及其特征和优缺点的介绍: 基于肤色的方法 特征:基于肤色的
    的头像 发表于 07-03 14:47 214次阅读

    介绍一个IC设计错误案例:可读debug寄存器错误时钟

    本文将介绍一个时钟错误的案例如图所示,phy_status作为一个多bit的phy_clk时钟的信号,需要输入csr模块作为一个可读状态
    的头像 发表于 03-11 15:56 297次阅读
    <b class='flag-5'>介绍</b>一个IC设计错误案例:可读debug寄存器错误<b class='flag-5'>跨</b><b class='flag-5'>时钟</b>

    异步电路中的时钟同步处理方法

    异步电路中的时钟同步处理方法  时钟同步在异步电路中是至关重要的,它确保了电路中的各个部件在正确的时间进行操作,从而使系统能够正常工作。在本文中,我将
    的头像 发表于 01-16 14:42 603次阅读

    时钟的解决方案

    在很久之前便陆续谈过亚稳态,FIFO,复位的设计。本次亦安做一个简单的总结,从宏观上给大家展示时钟的解决方案。
    的头像 发表于 01-08 09:42 533次阅读
    <b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>的解决方案

    如何处理时钟这些基础问题

    对于数字设计人员来讲,只要信号从一个时钟跨越到另一个时钟,那么就可能发生亚稳态。我们称为“时钟
    发表于 01-08 09:39 290次阅读
    如何<b class='flag-5'>处理</b><b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>这些基础问题

    大模型+多模态的3实现方法

    我们知道,预训练LLM已经取得了诸多惊人的成就, 然而其明显的劣势是不支持其他模态(包括图像、语音、视频模态)的输入和输出,那么如何在预训练LLM的基础上引入模态的信息,让其变得更强大、更通用呢?本节将介绍“大模型+多模态”的3
    的头像 发表于 12-13 13:55 1093次阅读
    大模型+多模态的<b class='flag-5'>3</b><b class='flag-5'>种</b>实现<b class='flag-5'>方法</b>

    FPGA图像处理方法

    图像细节。 FPGA 图像处理方法 1、图像增强 两大方法:空间方法和时间
    的头像 发表于 12-02 13:15 796次阅读

    linux网络配置的3种方法

    Linux是一流行的操作系统,广泛应用于服务器和网络设备中。Linux系统提供了多种方法来配置网络连接,使得网络设置更加灵活和可定制。本文将会介绍Linux网络配置的三种方法,包括命
    的头像 发表于 11-27 14:33 2965次阅读

    修复锂电池的三种方法

    电子发烧友网站提供《修复锂电池的三种方法.doc》资料免费下载
    发表于 11-15 10:40 5次下载
    修复锂电池的三<b class='flag-5'>种方法</b>

    请问双口RAM能用来进行时钟传输数据吗?

    请问双口RAM能用来进行时钟传输数据吗? 双口RAM是一用于在两个时钟之间传输数据的存储
    的头像 发表于 10-18 15:24 631次阅读

    fpga时钟通信时,慢时钟如何读取快时钟发送过来的数据?

    时,由于时钟频率不同,所以可能会产生元件的不稳定情况,导致传输数据的错误。此时我们需要采取一些特殊的措施,来保证时钟传输的正确性。 FPGA
    的头像 发表于 10-18 15:23 771次阅读

    处理时钟(CDC)信号同步的最常见方法

    时钟( **Clock Domain Crossing,CDC** )通俗地讲,就是 **模块之间数据交互时用的不是同一个时钟进行驱动** ,如下图所示:左边的模块FA由C1驱动,
    的头像 发表于 09-20 11:24 2021次阅读
    <b class='flag-5'>处理</b><b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>(CDC)信号同步的最常见<b class='flag-5'>方法</b>

    pwm产生的三种方法

    技术被广泛应用于电力电子器件(如IGBT、MOS)的控制中,也可以用于调节LED照明、伺服电机等应用中。本文将详细介绍PWM产生的三种方法。 一、比较式PWM 比较式PWM是最常见的PWM产生方法,它通过比较一个变量信号与一个固
    的头像 发表于 09-02 10:25 6639次阅读

    测电阻的六种方法 电阻测试方法 电阻好坏测量方法

    ,所以对于电阻的好坏,我们需要进行测量。下面介绍的六种方法,可供参考: 一、万用表测试法 这是最普遍也是最基本的电阻测试方法。将万用表的电位档选为电阻档,测量要测试的电阻两端的电阻值即可。不过,需要注意的是在测量
    的头像 发表于 08-24 15:17 3.4w次阅读

    时钟电路设计:单位宽信号如何时钟

    单位宽(Single bit)信号即该信号的位宽为1,通常控制信号居多。对于此类信号,如需时钟可直接使用xpm_cdc_single,如下图代码所示。参数DEST_SYNC_FF决定了级联触发器
    的头像 发表于 08-16 09:53 767次阅读
    <b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>电路设计:单位宽信号如何<b class='flag-5'>跨</b><b class='flag-5'>时钟</b><b class='flag-5'>域</b>