0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

CDC跨时钟域的基础概念

西西 来源:IP与SoC设计 作者:IP与SoC设计 2022-08-29 15:11 次阅读

CDC(Clock Domain Crossing)跨时钟

在一款芯片中多个时钟域非常常见,跨时钟域检查至关重要。本篇记录的是CDC跨时钟域的基础概念。

时钟域clock domain:以寄存器捕获的时钟来划分时钟域。

单时钟域single clock domain,数据发送和接收是同一个时钟

多时钟域multiple clock domain,数据发送和接收是不是同一个时钟

同步 & 异步

是否为同一个时钟通过同步和异步来判定。

同步时钟:同源,有固定的相位关系

异步时钟:不同源,没有固定的相位关系

那么问题来了

问题1: 有两个时钟是通过两个时钟源出来,但是频率和相位相同,那么它们是否为同步时钟?

不是,不同的时钟源出来频率相同,但随着时钟的偏移和抖动,都会导致相位的不确定性。所以是异步时钟。

问题2: 有两个时钟是通过同一个时钟源分频出来的,但他们的频率不同,那么它们是否为同步时钟?

是同步时钟,时钟的同步关系与频率无关,只要是同源、有固定的相位关系,就是一组同步时钟。不需要做异步时钟处理,做跨时钟域处理。

Jitter & Skew

时钟抖动(Clock Jitter):两个时钟周期之间存在的差值,这个误差是在时钟发生器内部产生的,和晶振或者PLL内部电路有关,使得时钟周期在不同的周期上可能加长或缩短。

时钟偏移(Clock Skew):同一个信号到达两个不同的寄存器之间的时间差值,Skew的定义就是时钟最长路径减去最短路径的值。由于布线长度及负载不同引起。

区别:Jitter是在时钟发生器内部产生的,和晶振或者PLL内部电路有关,布线对其没有影响。Skew是由不同布线长度导致的不同路径的时钟上升沿到来的延时不同。

跨时钟域

一个电路的launch时钟和capture时钟不是同一个时钟,就是跨时钟域。

两个时钟是同步时钟就是同步时钟域。

两个时钟是异步时钟就是异步时钟域。

亚稳态

触发器无法在某个确定的时间段内达到一个可确认的状态,带来功能错误

如何处理亚稳态?

降低系统时钟频率

用速度更快的FF

引入同步机制,防止亚稳态传播

改善时钟质量,用边沿快速变化的时钟信号

亚稳态需要一段时间才能达到稳态,二级寄存器可以增加一个clock cycle的时间使亚稳态稳定。如果一个clock cycle后,亚稳态还未稳定,第二级输出就还可能是亚稳态。

需要注意的是,两级寄存器并不能完全隔离亚稳态,但可以极大的概率隔离了亚稳态发生的概率。

而且,亚稳态不是纠错,如果产生亚稳态,那么采样值可能是不正确的,两级寄存器或多级寄存器级联只是防止亚稳态在时序电路中传播扩散。

根据MTBF Mean Time Between Failure 平均故障时间,推荐电路频率500MHz以下用两级触发器,500MHz以上用三级触发器。

编辑:黄飞

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    30

    文章

    4994

    浏览量

    117422
  • DCDC
    +关注

    关注

    28

    文章

    646

    浏览量

    69879
  • 同步时钟
    +关注

    关注

    0

    文章

    30

    浏览量

    3124

原文标题:同步还是异步?这是一个问题

文章出处:【微信号:IP与SoC设计,微信公众号:IP与SoC设计】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    quartus仿真双口RAM 实现时钟通信

    双口RAM如何实现时钟通信啊?怎么在quartus ii仿真???
    发表于 05-02 21:51

    时钟时钟约束介绍

    ->Core Cock Setup:pll_c0为(Latch Clock) 这两个是时钟时钟,于是根据文中总结:对于
    发表于 07-03 11:59

    时钟为什么要双寄存器同步

    出现了题目中的时钟的同步问题?怎么办?十年不变的老难题。为了获取稳定可靠的异步时钟送来的信号,一种经典的处理方式就是双寄存器同步处理(
    发表于 08-20 11:32

    如何处理好FPGA设计中时钟问题?

    时钟处理是 FPGA 设计中经常遇到的问题,而如何处理好时钟间的数据,可以说是每个 FP
    发表于 09-22 10:24

    探寻FPGA中三种时钟处理方法

    时钟处理是 FPGA 设计中经常遇到的问题,而如何处理好时钟间的数据,可以说是每个 FP
    发表于 10-20 09:27

    三种时钟处理的方法

      时钟处理是FPGA设计中经常遇到的问题,而如何处理好时钟间的数据,可以说是每个FPG
    发表于 01-08 16:55

    三种FPGA界最常用的时钟处理法式

    时钟处理是FPGA设计中经常遇到的问题,而如何处理好时钟间的数据,可以说是每个FPGA初
    发表于 02-21 07:00

    FPGA初学者的必修课:FPGA时钟处理3大方法

    时钟处理是FPGA设计中经常遇到的问题,而如何处理好时钟间的数据,可以说是每个FPGA初
    发表于 03-04 09:22

    关于cdc时钟处理的知识点,不看肯定后悔

    关于cdc时钟处理的知识点,不看肯定后悔
    发表于 06-21 07:44

    CDC(四)CDC典型错误案例 精选资料分享

    CDC典型错误案例一、主要概念**同步逻辑和异步逻辑:**时钟为由单个时钟或具有固定相位关系的时钟
    发表于 07-26 07:03

    如何处理好FPGA设计中时钟间的数据

    时钟处理是FPGA设计中经常遇到的问题,而如何处理好时钟间的数据,可以说是每个FPGA初
    发表于 07-29 06:19

    如何处理好时钟间的数据呢

    时钟处理是什么意思?如何处理好时钟间的数据呢?有哪几种
    发表于 11-01 07:44

    FPGA时钟处理简介

    (10)FPGA时钟处理1.1 目录1)目录2)FPGA简介3)Verilog HDL简介4)FPGA时钟
    发表于 02-23 07:47

    看看Stream信号里是如何做时钟握手的

    逻辑出身的农民工兄弟在面试时总难以避免“时钟”的拷问,在诸多时钟的方法里,握手是一种常见
    发表于 07-07 17:25

    CDC时钟域的基础概念介绍

    时钟域clock domain:以寄存器捕获的时钟来划分时钟域。单时钟域single clock domain,数据发送和接收是同一个时钟
    的头像 发表于 12-26 15:21 1233次阅读