0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何区分芯片CP测试和FT测试

半导体行业相关 来源:半导体行业相关 作者:半导体行业相关 2022-08-09 17:29 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

之前我们跟随金誉半导体有了解过,CP测试和FT测试是芯片测试中的两个模块。

CP是Chip Probe的缩写,指的是芯片在wafer的阶段,就通过探针卡扎到芯片管脚上对芯片进行性能及功能测试,有时候这道工序也被称作WS(Wafer Sort)。

FT是Final Test的缩写,指的是芯片在封装完成以后进行的最终测试,只有通过测试的芯片才会被出货。

从工序角度上看,似乎非常容易区分cp测试和ft测试,没有必要再做区分,而且有人会问,封装前已经做过测试把坏的芯片筛选出来了,封装后为什么还要进行一次测试呢?难道是封装完成度不高影响了芯片的动能吗?不是的,因为从测试内容上看,cp测试和ft测试有着非常明显的不同。

首先受测试治具的限制,在绝大多数情况下,特别是国内,在CP测试上选用的探针基本属于悬臂针(也有叫环氧针的,因为针是用环氧树脂固定的缘故)。这种类型的针比较长,而且是悬空的,因此信号完整性控制非常困难,数据的最高传输率只有100~400Mbps,高速信号的测试几乎不可能完成。

而且,探针和pad的直接接触在电气性能上也有局限,容易产生漏电和接触电阻,这对于高精度的信号测量也会带来巨大的影响。所以,通常CP测试仅仅用于基本的连接测试和低速的数字电路测试。

虽然理论上在CP阶段也可以进行高速信号和高精度信号的测试,但这往往需要采用专业的高速探针方案,如垂直针/MEMS探针等技术,这会大大增加硬件的成本。多数情况下,这在经济角度上来说是不划算,因此在CP测试阶段只能选择传输率不太高,对良率影响较大的测试项目。

于是,一些测试难度大,成本高但信号率不高的测试项目,完全可以放到FT阶段再测试。也是因为一些芯片的部分模组的管脚在封装之前都不会引出来,在FT阶段很难甚至无法测量,如芯片的封装是SIP之类的特殊形式。在这样的情况下,有些测试就必须在CP阶段进行,这也是在封装前还需要进行CP测试的一个重要原因。

因此,cp测试和ft测试的区别就是

1) 因为封装本身可能影响芯片的良率和特性,所以芯片所有可测测试项目都是必须在FT阶段测试一遍的,而CP阶段则是可选。

2) CP阶段原则上只测一些基本的DC,低速数字电路的功能,以及其它一些容易测试或者必须测试的项目。凡是在FT阶段可以测试,在CP阶段难于测试的项目,能不测就尽量不测。一些类似ADC的测试,在CP阶段可以只给几个DC电平,确认ADC能够基本工作。在FT阶段再确认具体的SNR/THD等指标。

3) 由于CP阶段的测试精度往往不够准确,可以适当放宽测试判断标准,只做初步筛选。精细严格的测试放到FT阶段。

4) 如果封装成本不大,且芯片本身良率已经比较高。可以考虑不做CP测试,或者CP阶段只做抽样测试,监督工艺。

5) 新的产品导入量产,应该先完成FT测试程序的开发核导入。在产品量产初期,FT远远比CP重要。等产品逐渐上量以后,可以再根据FT的实际情况,制定和开发CP测试。

了解了它们之间的不同,我们还可以根据测试项目的不同和重复内容等因素,在具体测试项目中进行判断和取舍了。毕竟增加一个复杂的高速或高精度模拟测试,不仅仅会增加治具的成本,还会增加测试机台的费率和延长测试时间,影响出产成果。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53529

    浏览量

    458826
  • 半导体
    +关注

    关注

    336

    文章

    29977

    浏览量

    257961
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    FT8370A/B/C/CD/CP高性能次边同步整流芯片详细解析(典型电路图)

    FT8370CD(DIP-8) FT8370CP(PSOP-8,带散热焊盘)     共同特点:   内置 同步整流 MOSFET 栅电荷小、导通电阻低、开关速度快 极少外围元件 (无需自举电容
    的头像 发表于 11-18 15:37 881次阅读
    <b class='flag-5'>FT</b>8370A/B/C/CD/<b class='flag-5'>CP</b>高性能次边同步整流<b class='flag-5'>芯片</b>详细解析(典型电路图)

    季丰电子嘉善晶圆测试厂如何保障芯片质量

    在半导体产业飞速发展的今天,芯片质量的把控至关重要。浙江季丰电子科技有限公司嘉善晶圆测试厂(以下简称嘉善晶圆测试厂)凭借在 CP(Chip Probing,晶圆
    的头像 发表于 09-05 11:15 879次阅读

    芯片硬件测试用例

    SOC回片,第一步就进行核心功能点亮,接着都是在做验证测试工作,所以对于硬件AE,有很多测试要做,bringup阶段和芯片功能验收都是在测试找问题,发现问题->解决问题循环,因此
    的头像 发表于 09-05 10:04 515次阅读
    <b class='flag-5'>芯片</b>硬件<b class='flag-5'>测试</b>用例

    芯片测试治具#芯片#芯片测试治具#半导体

    芯片测试
    jf_90915507
    发布于 :2025年08月04日 17:04:03

    射频芯片该如何测试?矢网+探针台实现自动化测试

    射频芯片的研发是国内外研发团队的前沿选题,其优秀的性能特点,如高速、低功耗、高集成度等,使得射频芯片在通信、雷达、电子对抗等领域具有广泛的应用前景。面对射频芯片日益增长的功能需求,针对射频芯片
    的头像 发表于 07-24 11:24 453次阅读
    射频<b class='flag-5'>芯片</b>该如何<b class='flag-5'>测试</b>?矢网+探针台实现自动化<b class='flag-5'>测试</b>

    射频芯片自动化测试解决方案案例分享

    背景介绍: 北京某公司是一家专注于高性能SAW滤波器和双工器等系列射频前端芯片的研发设计、生产和销售的企业。企业在测试其晶圆芯片产品时,由于原有测试系统无法控制探针台,导致
    的头像 发表于 07-23 15:55 476次阅读
    射频<b class='flag-5'>芯片</b>自动化<b class='flag-5'>测试</b>解决方案案例分享

    半导体芯片需要做哪些测试

    首先我们需要了解芯片制造环节做⼀款芯片最基本的环节是设计->流片->封装->测试芯片成本构成⼀般为人力成本20%,流片40%,封装35%,测试
    的头像 发表于 05-09 10:02 2034次阅读
    半导体<b class='flag-5'>芯片</b>需要做哪些<b class='flag-5'>测试</b>

    芯片不能穷测试

    做一款芯片最基本的环节是设计->流片->封装->测试芯片成本构成一般为人力成本20%,流片40%,封装35%,测试5%【对于先进工艺,流片成本可能超过60%】。
    的头像 发表于 04-11 10:03 1131次阅读
    <b class='flag-5'>芯片</b>不能穷<b class='flag-5'>测试</b>

    掌握芯片胶粘剂测试秘诀,推拉力测试机应用解析!

    在当今快速发展的半导体封装和微电子制造领域,芯片胶粘剂的可靠性至关重要。随着技术的不断进步,对芯片封装的质量和性能要求越来越高。为了确保芯片在各种复杂环境下的稳定性和可靠性,芯片胶粘剂
    的头像 发表于 04-01 10:37 1100次阅读
    掌握<b class='flag-5'>芯片</b>胶粘剂<b class='flag-5'>测试</b>秘诀,推拉力<b class='flag-5'>测试</b>机应用解析!

    射频产品测试基础

    射频芯片有哪些测试项一、射频芯片测试的方法射频芯片测试主要包括两种方法:实验室
    的头像 发表于 02-28 10:03 1132次阅读
    射频产品<b class='flag-5'>测试</b>基础

    芯片CP测试后都经历了啥?#芯片 #电路知识 #国产芯片 #国产

    芯片
    芯佰微电子
    发布于 :2025年02月17日 11:02:40

    Advantest CEO:先进芯片测试需求大增

    近日,半导体测试设备领域的龙头企业Advantest爱德万测试集团的首席执行官Douglas Lefever在接受英国媒体采访时,就现代先进芯片测试需求发表了见解。 Lefever指
    的头像 发表于 01-03 14:26 823次阅读

    芯片极限能力、封装成品及系统级测试

    本文介绍了芯片极限能力、封装成品及系统级测试。 本文将介绍芯片极限能力、封装成品及系统级测试,分述如下: 极限能力测试 封装成品
    的头像 发表于 12-24 11:25 1719次阅读

    芯片静电测试之HBM与CDM详解

    芯片制造与使用的领域中,静电是一个不容小觑的威胁。芯片对于静电极为敏感,而HBM(人体模型)测试和CDM(充放电模型)测试是评估芯片静电敏
    的头像 发表于 12-16 18:07 9541次阅读
    <b class='flag-5'>芯片</b>静电<b class='flag-5'>测试</b>之HBM与CDM详解

    什么是芯片的HAST测试

    HAST是什么?在了解芯片的HAST测试之前,我们先要知道HAST是什么?HAST是HighlyAcceleratedStressTest的简称,中文名为高加速应力试验(高加速温湿度应力测试
    的头像 发表于 12-16 16:22 1829次阅读
    什么是<b class='flag-5'>芯片</b>的HAST<b class='flag-5'>测试</b>?