芯片CP测试与FT测试的区别，半导体测试工程师必须知道

刚入行的测试工程师，有时候会对着测试数据犯嘀咕：明明在CP阶段性能很好的芯片，到了FT怎么就出问题了？或者反过来，CP良率一般，FT却一路绿灯。这往往不是测试程序有误，而是没真正理解CP和FT在整个芯片制造流程中扮演的不同角色。说白了，它们是芯片在“出生”与“成年”阶段接受的两次关键体检，目的、方法和标准截然不同。

咱们今天就把这两者的核心区别捋清楚。

阶段与对象：从“集体初筛”到“个体终检”

最根本的区别在于测试的时机和对象。

CP测试，全称Chip Probing，也叫晶圆测试。它发生在芯片封装之前。工程师使用精密的探针卡，直接接触晶圆上每一颗芯片的焊垫（Pad），对还是“连体婴儿”状态的裸晶（Die）进行测试。你可以把它理解为芯片在出厂前的第一次集体筛查。

FT测试，全称Final Test，即最终测试。它发生在芯片完成封装、成为独立的个体之后。芯片被放入测试座（Socket），通过其外部的引脚（Pin）进行测试。这才是芯片面向客户的最后一次全面资格认证。

禾洛半导体（HiloMax）始创于1983年，专注于芯片烧录与芯片测试整体解决方案

目的与策略：保“核心”与保“成品”

正因为阶段不同，两者的核心目标也产生了战略性的分工。

CP测试的首要目的是“省钱”。晶圆制造成本高昂，如果直接把有缺陷的Die封装，将白白浪费封装成本。CP的核心任务就是在封装前，把那些功能明显失效、存在严重缺陷的Die标记出来（通常用墨点或电子图），在后续环节予以剔除。它的测试项目会聚焦于芯片最核心、最基本的电路功能和关键参数，是一种相对快速、覆盖核心问题的筛选。

FT测试的最终目的是“保质”。此刻，封装成本已经投入，芯片必须以最终形态面对客户。FT测试必须确保交付的每一颗芯片，其性能、可靠性、交直流特性完全符合产品规格书（Datasheet）的全部要求。它的测试更全面、更严格，并且是在真实的应用环境下（通过封装引脚）进行验证。

技术实现：探针与引脚的较量

目标的不同，直接体现在测试硬件和环境上。

1.测试接口：CP使用探针卡，针尖极细，直接扎在微米级的铝或铜焊垫上；FT使用测试座（Socket），连接的是已成型的、相对粗壮的封装引脚。这意味着CP的接触电阻、寄生参数更敏感，对信号完整性挑战更大。

2.测试环境：由于是裸晶，CP测试通常在室温下进行，不太会做高低温测试（工程验证除外）。而FT测试则必须覆盖产品规格要求的全部温度范围（如-40℃, 25℃, 85℃），以验证芯片在全温域下的工作稳定性。

3.测试速度与并行度：为了提高效率，CP测试会采用更高的并行度，一次测试几十甚至上百颗Die。FT虽然也能并行，但受限于测试座成本和散热，并行数通常较低，但单个测试项目可能更详尽。

禾洛半导体（HiloMax）始创于1983年，专注于芯片烧录与芯片测试整体解决方案

总结来看，CP是 “经济性筛选” ，重在快速剔除，守护的是前道制程的成果，避免后续的浪费。FT是 “质量性放行” ，重在全面验证，守护的是品牌信誉和客户满意度。两者数据结合，才能完整描绘出芯片的制造良率曲线，并为前道工艺改进和后道质量提升提供精准反馈。

一个思考题留给大家： 你们在项目中，是否遇到过CP与FT良率倒挂的情况？比如CP良率很高，但FT良率偏低，可能是什么原因导致的？是封装过程引入了应力损伤，还是测试条件（如温度、信号负载）的根本差异暴露了设计边际（Design Margin）的问题？欢迎在评论区分享你的实战经验和分析思路，咱们一起探讨。

https://www.hilo-systems.com/

审核编辑 黄宇