0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

关于AXI4-Stream协议总结分享

FPGA之家 来源:FPGA之家 作者:FPGA之家 2022-06-23 10:08 次阅读


AXI4-Stream去掉了地址项,允许无限制的数据突发传输规模;

fc6639f6-f290-11ec-ba43-dac502259ad0.png

二、握手机

只有当VALID和READY同时为高时,才能进行传输。

VALID和READY信号的先后顺序有一下三种形式:

fc785b22-f290-11ec-ba43-dac502259ad0.jpg

2.1VALID早于READY信号

fc81211c-f290-11ec-ba43-dac502259ad0.jpg

2.2READY信号早于VALID信号

fc8aa034-f290-11ec-ba43-dac502259ad0.jpg

2.3 VALID信号与READY信号同时

三、基本事务

AXI4-Stream跟AXI4的区别就是AXI4-Stream去除了地址线,这样就不涉及读写数据的概念了,只有简单的发送与接收说法,减少了延时。由于AXI4-Stream协议(amba4_axi4_stream_v1_0_protocol_spec.pdf)没有时序图,因此,我使用XILINX公司产品指导手册(pg007_srio_gen2_v3_1.pdf)里的一个时序图来演示AXI4-Stream各个信号的关系。如下图所示:

fc970ec8-f290-11ec-ba43-dac502259ad0.jpg

上图中,tready信号一直处于高电平,表示从设备做好了接收数据准备。tvalid变为高电平的同时,tdata、tkeep、tuser也同时进行发送。在tdata最后一个字节数据时,tlast发送一个高电平脉冲。数据发送完成后,tvalid变为低电平。这样一次传输就完成了。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 信号
    +关注

    关注

    11

    文章

    2635

    浏览量

    75378
  • Stream
    +关注

    关注

    0

    文章

    20

    浏览量

    7921

原文标题:AXI4-Stream协议总结

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Xilinx高性能PCIe DMA控制器IP,8个DMA通道

    或Scather Gather DMA,提供FIFO/AXI4-Stream用户接口。 基于PCI Express Integrated Block,Multi-Channel PCIe RDMA
    的头像 发表于 02-22 11:11 294次阅读
    Xilinx高性能PCIe DMA控制器IP,8个DMA通道

    Xilinx FPGA NVMe控制器,NVMe Host Controller IP

    NVMe Host Controller IP可以连接高速存储PCIe SSD,无需CPU和外部存储器,自动加速处理所有的NVMe协议命令,具备独立的数据写入AXI4-Stream/FIFO接口和数
    的头像 发表于 02-18 11:27 322次阅读
    Xilinx FPGA NVMe控制器,NVMe Host Controller IP

    漫谈AMBA总线-AXI4协议的基本介绍

    本文主要集中在AMBA协议中的AXI4协议。之所以选择AXI4作为讲解,是因为这个协议在SoC、IC设计中应用比较广泛。
    发表于 01-17 12:21 371次阅读
    漫谈AMBA总线-<b class='flag-5'>AXI</b>4<b class='flag-5'>协议</b>的基本介绍

    AXI总线协议总结

    在介绍AXI之前,先简单说一下总线、 接口 以及协议的含义 总线、接口和协议,这三个词常常被联系在一起,但是我们心里要明白他们的区别。 总线是一组传输通道,是各种逻辑器件构成的传输数据的通道,一般
    的头像 发表于 12-16 15:55 311次阅读

    XILINX FPGA IP之AXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列(流量)。它根据IP的编程和选择的操作模式生成各种类型
    的头像 发表于 11-23 16:03 818次阅读
    XILINX FPGA IP之<b class='flag-5'>AXI</b> Traffic Generator

    AXI传输数据的过程

    AXI4为例,有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有关IP核中,经常见到AXI总线接口,AXI
    的头像 发表于 10-31 15:37 462次阅读
    <b class='flag-5'>AXI</b>传输数据的过程

    LogiCORE IP AXI4-Stream FIFO内核解决方案

    LogiCORE IP AXI4-Stream FIFO内核允许以内存映射方式访问一个AXI4-Stream接口。该内核可用于与AXI4-Stream IP接口,类似于LogiCORE IP
    的头像 发表于 09-25 10:55 593次阅读
    LogiCORE IP <b class='flag-5'>AXI4-Stream</b> FIFO内核解决方案

    AMBA 4 AXI4AXI4-Lite和AXI4-流协议断言用户指南

    您可以将协议断言与任何旨在实现AMBA®4 AXI4的接口一起使用™, AXI4 Lite™, 或AXI4流™
    发表于 08-10 06:39

    SoC Designer AXI4协议包的用户指南

    这是SoC Designer AXI4协议包的用户指南。该协议包包含SoC Designer组件、探针和ARM AXI4协议的事务端口接口(
    发表于 08-10 06:30

    AMBA AXI协议指南

    AXI协议支持高性能、高频的系统设计,用于 管理器和下属组件。 AXI协议的特点是: •适用于高带宽和低延迟设计。 •在不使用复杂桥梁的情况下提供高频操作。 •该
    发表于 08-02 09:44

    快速了解最新的AMBA AXI5协议功能

    Arm® AMBA® 5 AXI 协议规范支持高性能、高频系统设计,用于管理器和从属组件之间的通信。AMBA AXI5 协议扩展了前几代规范,并增加了几个重要的性能和可扩展性功能,这些
    的头像 发表于 05-25 16:01 1675次阅读

    FPGA AXI4协议学习笔记(三)

    上文FPGA IP之AXI4协议1_信号说明把AXI协议5个通道的接口信息做了说明,本文对上文说的信号进行详细说明。
    的头像 发表于 05-24 15:06 716次阅读
    FPGA <b class='flag-5'>AXI</b>4<b class='flag-5'>协议</b>学习笔记(三)

    FPGA AXI4协议学习笔记(二)

    上文FPGA IP之AXI4协议1_协议构架对协议框架进行了说明,本文对AXI4接口的信号进行说明。
    的头像 发表于 05-24 15:05 897次阅读
    FPGA <b class='flag-5'>AXI</b>4<b class='flag-5'>协议</b>学习笔记(二)

    Video In to AXI4-Stream IP核知识介绍

    大家好!今日分享一些关于Video In to AXI4-Stream IP 核的知识。在具体学习IP核的过程中,我也将分享一些关于如何看xilinx英文文档的技巧。
    的头像 发表于 05-18 14:55 1052次阅读
    Video In to <b class='flag-5'>AXI4-Stream</b> IP核知识介绍

    深入剖析AXI协议与架构(下)

    之前文章为大家介绍了AXI协议与架构,本篇我们接着往下讲AXI的读写传输 内容概括
    的头像 发表于 05-04 14:41 1479次阅读
    深入剖析<b class='flag-5'>AXI</b>的<b class='flag-5'>协议</b>与架构(下)