关于AXI4-Stream协议总结分享
AXI4-Stream去掉了地址项，允许无限制的数据突发传输规模；
二、握手机制
只有当VALID和READY同时为高时，才能进行传输。
VALID和READY信号的先后顺序有一下三种形式：
2.1VALID早于READY信号
2.2READY信号早于VALID信号
2.3 VALID信号与READY信号同时
三、基本事务
AXI4-Stream跟AXI4的区别就是AXI4-Stream去除了地址线，这样就不涉及读写数据的概念了，只有简单的发送与接收说法，减少了延时。由于AXI4-Stream协议（amba4_axi4_stream_v1_0_protocol_spec.pdf）没有时序图，因此，我使用XILINX公司的产品指导手册（pg007_srio_gen2_v3_1.pdf）里的一个时序图来演示AXI4-Stream各个信号的关系。如下图所示：
上图中，tready信号一直处于高电平，表示从设备做好了接收数据准备。tvalid变为高电平的同时，tdata、tkeep、tuser也同时进行发送。在tdata最后一个字节数据时，tlast发送一个高电平脉冲。数据发送完成后，tvalid变为低电平。这样一次传输就完成了。
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
信号
+关注
关注
11文章
2901浏览量
79652 -
Stream
+关注
关注
0文章
21浏览量
8218
原文标题：AXI4-Stream协议总结
文章出处：【微信号：zhuyandz，微信公众号：FPGA之家】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
利用开源uart2axi4实现串口访问axi总线
microblaze和jtag-to-axi（jtag2axi）虽然也提供了访问axi总线的能力，但是依赖于xilinx平台。而uart-to-axi（uart2
使用AXI4接口IP核进行DDR读写测试
本章的实验任务是在 PL 端自定义一个 AXI4 接口的 IP 核，通过 AXI_HP 接口对 PS 端 DDR3 进行读写测试，读写的内存大小是 4K 字节。
RDMA设计4：技术需求分析2
开发。设计基于纯逻辑电路，可以脱离 MCU 控制独立运行，兼容 SoC 环境与纯逻辑环境。
（4）使用标准 AXI 总线接口，设计使用标准化的 AXI4 及 AXI-Stream 总
发表于 11-24 09:09
Xilinx高性能NVMe Host控制器IP+PCIe 3.0软核控制器IP，纯逻辑实现，AXI4和AXI4-Stream DMA接口，支持PCIe 3.0和4.0
NVMe AXI4 Host Controller IP1介绍NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD，无需CPU，自动加速处理所有的NVMe协议命令
发表于 11-14 22:40
关于AXI Lite无法正常握手的问题
关于AXI Lite的问题
为什么我写的AXI Lite在使用AXI Lite Slave IP的时候可以正常握手，但是在使用AXI Lit
发表于 07-16 18:50
RDMA简介8之AXI分析
AXI4 总线是第四代 AXI 总线，其定义了三种总线接口，分别为：AXI4、AXI4-Lite 和 AXI4-Stream接口。其中
RDMA简介9之AXI 总线协议分析2
这里以功能完备的 AXI4 接口举例说明 AXI4 总线的相关特点。AXI4 总线采用读写通道分离且数据通道与控制通道分离的方式，这样的总线通道使其具有多主多从的连接特性和并行处理的能力，能够
发表于 06-24 18:02
RDMA简介8之AXI 总线协议分析1
，分别为：AXI4、AXI4-Lite 和 AXI4-Stream接口。其中 AXI4 也称为 AXI4-Full 是一种基于地址的高性能传
发表于 06-24 18:00
NVMe IP之AXI4总线分析
传输和乱序传输等，并且数据位宽也受到限制。由于不需要支持大多数高性能功能，AXI4-Lite所需的资源也较少。
AXI4-Stream：主要用于高速数据流数据传输。相比于其他总线协议
发表于 06-02 23:05
NVMe简介之AXI总线
NVMe需要用AXI总线进行高速传输。而AXI总线是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）协议中的重要组成部分，主要面向高性能、高带宽、低延时的片内互连需求
NVMe协议简介之AXI总线
向高速数据流传输的AXI4-Stream接口。如表1所示展示了三种类型接口的主要特点对比。
表1 三种类型AXI4接口对比
AXI4总线具有读写地址、数据通道分离的特性，使控制通道与数据通道分离、读通道
发表于 05-17 10:27
高速SSD存储系统中数据缓存控制器整体顶层设计
数据缓存控制器主要实现了对大量突发数据的缓存、AXI4接口与AXI4-Stream接口之间的转换和NVMe命令的生成等功能。这里主要介绍相关开发流程。
一文详解Video In to AXI4-Stream IP核
Video In to AXI4-Stream IP核用于将视频源(带有同步信号的时钟并行视频数据，即同步sync或消隐blank信号或者而后者皆有)转换成AXI4-Stream接口形式，实现了接口转换。该IP还可使用VTC核，VTC在视频输入和视频处理之间起桥梁作用。
AXI接口FIFO简介
AXI接口FIFO是从Native接口FIFO派生而来的。AXI内存映射接口提供了三种样式：AXI4、AXI3和AXI4-Lite。除了Na
工商网监
评论