0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

通过光刻和蚀刻工艺顺序提高整个晶圆的关键尺寸均匀性(3)

华林科纳半导体设备制造 来源:华林科纳半导体设备制造 作者:华林科纳半导体设 2022-06-22 17:07 次阅读

pYYBAGKy28WAVMxUAABPRBNdtoQ642.jpg

通过调节稳态PEB温度分布实现DI CD的可控性

我们提出的CDU控制方法的一个基本假设是,通过多层烘烤板的区域控制器偏移调整来调整整个晶片的稳态PEB温度分布,可以有效地控制整个晶片的DI CD。这通过在设计实验的一次运行中DI CD和PEB温度分布之间的相关性分析来验证,其中故意提高晶片下半平面中的局部PEB温度,以便降低那里的局部DI CD。图10示出了稳态PEB温度与具有0.82的的DI CD强烈相关。

CDU控制和CDU控制方法

A.具有CD到偏移模型的DI CDU控制方法

只要光刻序列中的CD变化源(例如抗蚀剂厚度变化和显影变化)是系统的和稳定的,并且所产生的CD变化是系统的和稳定的,调整多层烘烤板的PEB分布以补偿这些系统的CD干扰并改善CDU是可行的。该方法依赖于通过诸如CD-SEM或散射测量法的计量工具对系统的跨晶片CD变化的精确捕获,以及对多区PEB烘烤板上PEB温度的空间分布的有效控制。

poYBAGKy28WAKb0uAABxofQaOgM045.jpg

pYYBAGKy28WAV-chAABfQ2xoHTw728.jpg

等离子体蚀刻偏置模型

由于等离子体室设计、气流、气压和其他设备设计问题,等离子体蚀刻工艺通常会引起一定的等离子体蚀刻偏置信号。此外,等离子体蚀刻偏置信号通常是稳定和系统的。这里,等离子体蚀刻偏置特征被定义为测量的跨晶片FI CD(蚀刻后CD)和DI CD(显影后CD)之间的差异,其被表示为等离子体蚀刻偏置信号与蚀刻室的晶片蚀刻速率曲线密切相关。图12示出了我们在我们的工业伙伴的制造厂中使用的蚀刻室的晶片上测量的等离子体蚀刻速率曲线。

poYBAGKy28WABycfAABxgVS1yNk912.jpg

结论和讨论

我们华林科纳采用先进的建模和控制技术,通过有意调整整个晶片的PEB温度分布来补偿晶片的变化源,从而提高整个晶片的晶片均匀度。实验构建了多区PEB热板设备模型通过设计的实验,并结合光刻和蚀刻工艺的工艺模型,可以预测最佳的PEB热板偏移设置,以最小化FI CD变化。实验实现了40%的FI CD变化减少,这验证了所提出的方法的有效性。如果集成计量可用,则有望实现额外的FI CD均匀性改善缩短基线表征和PEB热板设置调整之间的时间延迟。

审核编辑:符乾江

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    328

    文章

    24506

    浏览量

    202090
  • 光学
    +关注

    关注

    3

    文章

    702

    浏览量

    35689
收藏 人收藏

    评论

    相关推荐

    光刻工艺的基本步骤 ***的整体结构图

    光照条件的设置、掩模版设计以及光刻工艺等因素对分辨率的影响都反映在k₁因子中,k₁因子也常被用于评估光刻工艺的难度,ASML认为其物理极限在0.25,k₁体现了各家晶圆厂运用光刻技术
    发表于 12-18 10:53 446次阅读
    <b class='flag-5'>光刻工艺</b>的基本步骤 ***的整体结构图

    PCB的蚀刻工艺及过程控制

    另外一种工艺方法是整个板子上都镀铜,感光膜以外的部分仅仅是锡或铅锡抗蚀层。这种工艺称为“全板镀铜工艺“。与图形电镀相比,全板镀铜的缺点是板面各处都要镀两次铜而且
    发表于 12-06 15:03 440次阅读

    半导体制造之光刻工艺讲解

    光刻工艺就是把芯片制作所需要的线路与功能做出来。利用光刻机发出的光通过具有图形的光罩对涂有光刻胶的薄片曝光,光刻胶见光后会发生性质变化,从而
    的头像 发表于 12-04 09:17 1674次阅读
    半导体制造之<b class='flag-5'>光刻工艺</b>讲解

    三星D1a nm LPDDR5X器件的EUV光刻工艺

    三星D1a nm LPDDR5X器件的EUV光刻工艺
    的头像 发表于 11-23 18:13 651次阅读
    三星D1a nm LPDDR5X器件的EUV<b class='flag-5'>光刻工艺</b>

    Bumping工艺流程工作原理 光刻工艺原理和流程

    Bumping工艺是一种先进的封装工艺,而Sputter是Bumping工艺的第一道工序,其重要程度可想而知。Sputter的膜厚直接影响Bumping的质量,所以必须控制好Sputter的膜厚及
    发表于 10-23 11:18 583次阅读
    Bumping<b class='flag-5'>工艺</b>流程工作原理 <b class='flag-5'>光刻工艺</b>原理和流程

    等离子刻蚀工艺技术基本介绍

    干法蚀刻(dry etch)工艺通常由四个基本状态构成:蚀刻前(before etch),部分蚀刻(partial etch),蚀刻到位(j
    发表于 10-18 09:53 1056次阅读
    等离子刻蚀<b class='flag-5'>工艺</b>技术基本介绍

    如何用尺寸公差分析软件来探索单孔销浮动的奥秘:DTAS在均匀分布的实现与验证!

    严格的理论推导来验证其正确均匀采样是一些装配功能的基础,例如两/多孔销装配中销中心位置的随机均匀生成,此功能的正确实现保障了各类孔销装配中随机采样的准确
    发表于 09-20 12:09

    PCB线路板的蚀刻工艺需要注意哪些细节问题

    一站式PCBA智造厂家今天为大家讲讲pcb打样蚀刻工艺注意事项有哪些?PCB打样蚀刻工艺注意事项。PCB打样中,在铜箔部分预镀一层铅锡防腐层,保留在板外层,即电路的图形部分,然后是其余的铜箔被化学方法腐蚀,称为蚀刻
    的头像 发表于 09-18 11:06 747次阅读

    半导体制造工艺光刻工艺详解

    半导体制造工艺光刻工艺详解
    的头像 发表于 08-24 10:38 1300次阅读
    半导体制造<b class='flag-5'>工艺</b>之<b class='flag-5'>光刻工艺</b>详解

    什么是光刻工艺光刻的基本原理

    光刻是半导体芯片生产流程中最复杂、最关键工艺步骤,耗时长、成本高。半导体芯片生产的难点和关键点在于将电路图从掩模上转移至硅片上,这一过程通过
    发表于 08-23 10:47 1989次阅读
    什么是<b class='flag-5'>光刻工艺</b>?<b class='flag-5'>光刻</b>的基本原理

    如何实现PCB蚀刻工艺中的均匀性呢?有哪些方法?

    PCB蚀刻工艺中的“水池效应”现象,通常发生在顶部,这种现象会导致大尺寸PCB整个板面具有不同的蚀刻质量。
    发表于 08-10 18:25 1161次阅读

    浅谈半导体制造中的光刻工艺

    在之前的文章里,我们介绍了晶圆制造、氧化过程和集成电路的部分发展史。现在,让我们继续了解光刻工艺通过该过程将电子电路图形转移到晶圆上。光刻过程与使用胶片相机拍照非常相似。但是具体是怎么实现的呢?
    发表于 06-28 10:07 2824次阅读
    浅谈半导体制造中的<b class='flag-5'>光刻工艺</b>

    浅谈蚀刻工艺开发的三个阶段

    纳米片工艺流程中最关键蚀刻步骤包括虚拟栅极蚀刻、各向异性柱蚀刻、各向同性间隔蚀刻和通道释放步骤
    的头像 发表于 05-30 15:14 1173次阅读
    浅谈<b class='flag-5'>蚀刻工艺</b>开发的三个阶段

    光刻技术:光学关键尺寸测量(OCD)原理

      集成电路芯片持续朝着密度不断增加和器件尺寸不断微缩的方向发展,其中最为关键的一个参数就是栅极线条宽度。任何经过光刻后的光刻胶线条宽度或刻蚀后栅极线条宽度与设计
    发表于 05-24 09:25 4017次阅读
    <b class='flag-5'>光刻</b>技术:光学<b class='flag-5'>关键</b><b class='flag-5'>尺寸</b>测量(OCD)原理

    如何在蚀刻工艺中实施控制?

    蚀刻可能是湿制程阶段最复杂的工艺,因为有很多因素会影响蚀刻速率。如果不保持这些因素的稳定,蚀刻率就会变化,因而影响产品质量。如果希望利用一种自动化方法来维护
    的头像 发表于 05-19 10:27 619次阅读
    如何在<b class='flag-5'>蚀刻工艺</b>中实施控制?