0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA设计满足可重新配置的计算需求

星星科技指导员 来源:嵌入式计算设计 作者:Tom VanCourt 2022-06-14 17:07 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

可重构性——在系统部署后改变系统功能的能力——不仅可以帮助设计人员对最后一刻的设计变更做出反应,还可以让他们在实施之前对想法进行原型设计,并在现场升级设计。在当今瞬息万变的环境中,这种能力提供了巨大的竞争优势,并且通常每瓦系统功率可以完成更多的计算。Tom 探讨了 FPGA 设计的当前趋势如何提供更大的灵活性并满足即使是最苛刻的应用程序的要求。

随着应用程序变得越来越复杂,可重构计算必须不断发展,以满足行业不断变化的需求。灵活性对于满足不断变化的客户需求变得越来越重要,并且要求系统比以往任何时候都更强大。例如,信号处理应用程序必须继续跟踪和解释来自更远距离的信号,并合并来自多种类型传感器(如红外线和紫外线)的数据。

这些应用程序将需要不断提高的图像压缩水平和计算能力以及用于评估数据的增强智能。当然,天气建模和计算化学等传统性能计算应用也需要更多的计算能力。而且,随着电源和冷却问题越来越受到关注,图形处理单元 (GPU) 所需的 100 W 或更多功率在传统计算中心可能会出现问题,而在包括卫星和无人驾驶飞机在内的其他应用中可能会令人望而却步。

FPGA 通过提供可与新兴标准保持同步的灵活平台,直接满足可重新配置的计算需求。知识产权 (IP) 功能和可配置处理器加快了开发速度,而强大的新软件工具可减少延迟、增加带宽并减少门的使用。FPGA 实现了所有这一切,在低功耗运行和散热方面比其替代品具有显着优势。

提升性能的 IP 内核

今天,实现可重构计算的最简单途径之一是使用 IP 内核,例如可配置处理器,它可以提供可调整的缓存大小、乘法器、除法器、硬逻辑和自定义指令。一些可配置处理器还支持可自动转换为硬件的加速器,从而提高生产力并显着提高嵌入式软件性能。设计人员可以简单地添加外围设备或处理器来创建适合他们需求的精确设计。

这些处理器具有过时证明的额外好处;即使设备过时,设计也可以移植到新的芯片上,从而保护设计人员对软件的投资。然而,这些可配置的处理器从来都不是用来处理大量计算的。它们通常作为控制器为可重构计算应用程序增加价值,协调具有专用计算功能的专用块之间的交互。

其他 IP 的开发正在进行中,例如可扩展、可配置处理和高性能计算架构,可满足定制数据路径、协议处理、数字信号处理和图像处理的需求(参见图 1)。这些功能允许工程师用定制的管道和并行数据路径代替顺序计算,以获得更高的性能和效率。软向量处理器目前也在开发中。

图1

poYBAGKoT9mAeEU2AAEYVBDKplc218.png

通过并行加速

此外,与其他解决方案相比,FPGA 现在提供了更多的计算能力,而功耗却大大降低。可重构计算的关键是从传统的计算算法模型转变为在可配置计算结构中空间分布算法。速度不是来自快速连续执行许多操作,而是来自使用流水线、宽边并行或两者的组合并行执行操作(参见图 2)。FPGA 还允许设计人员定制流水线和内存访问模型,这些功能是 GPU 所不具备的。较高的带宽是通信应用中流数据的理想选择。

图 2

poYBAGKoT-GAPyJIAADgMGqlnxg126.png

FPGA 加速器中的应用程序通常运行在 100 MHz 附近,但通过更多的设计工作可以达到更高的时钟速度。通过优化,FPGA 可以为利用其优势的应用实现令人印象深刻的加速,包括:

1000多个独立的硬件乘法器和算术单元的细粒度并行,所有这些都可以并发运行

低计算开销,索引和提取可以流水线化,操作数可以存储在独立的内存库中,终止测试可以与算术函数并行进行

具有 1,000 多个独立可寻址 RAM 缓冲区的内存并发性

快速、细粒度的通信以及以全芯片速度运行的片上通信,通常只有几个周期的延迟

浮点编译器提高效率

除了硬件,新工具现在解决了在设计中使用可编程逻辑的一些挑战。FPGA 始终在数据流架构中提供几乎无限的灵活性,因此提供了一种理想的方法来实现算术功能或通过卸载无法在处理器中最佳实现的数据路径来加速系统。然而,FPGA 以前在实现浮点运算的复杂性和精度方面遇到了困难,特别是对于双精度应用。

已开发出一种新的浮点编译器,可有效地将浮点数据路径映射到通用 FPGA 架构。这种浮点编译器通过将数据路径的大子部分融合在一起、对类似操作进行聚类以及优化连续运算符集群之间的接口来提高效率。

这允许多个精度(整数、单精度和双精度)存在于单个数据路径中,从而使通用 FPGA 与简单的基于组件的系统相比具有显着的效率优势。通用 FPGA 可在逻辑利用率上节省 50% 的典型逻辑,并类似地减少延迟,因此可以轻松支持浮点功能,并灵活地实现更广泛的运算符混合(例如加法器/减法器与乘法器的更大比例) ,同时保持处理能力以支持使用数据路径的应用程序。

可重构的优势

在当今技术和客户需求瞬息万变的世界中,在现场部署设计后增强功能的能力至关重要。借助最新的技术进步,包括更高的计算能力、更高的带宽、更低的延迟和更少的门使用,加上持续的双精度 GFLOPS/W,目前最高可达 1.5,可重新配置使用 FPGA 进行计算可以在竞争之前进入市场,并最终确保产品的成功。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 传感器
    +关注

    关注

    2577

    文章

    55485

    浏览量

    793864
  • 处理器
    +关注

    关注

    68

    文章

    20329

    浏览量

    254866
  • FPGA
    +关注

    关注

    1664

    文章

    22502

    浏览量

    639126
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    基于openEuler平台的CPU、GPU与FPGA异构加速实战

    随着 AI、视频处理、加密和高性能计算需求的增长,单一 CPU 已无法满足低延迟、高吞吐量的计算需求。openEuler 作为面向企业和云端
    的头像 发表于 04-08 11:02 651次阅读
    基于openEuler平台的CPU、GPU与<b class='flag-5'>FPGA</b>异构加速实战

    【黑金云课堂笔记】第一~二期知识点总结

    语言 ,在芯片出厂后 随时重新配置 其内部逻辑。 FPGA 的优势 : FPGA 最主要的优势在于 可重构 和 低延迟 。与 CPU 的顺序执行不同,FPGA 是真正的硬件级并行架构,
    的头像 发表于 04-01 16:10 220次阅读

    Atmel AT17LVxxxA FPGA配置EEPROM:特性、应用与技术解析

    Atmel AT17LVxxxA FPGA配置EEPROM:特性、应用与技术解析 在FPGA(现场可编程门阵列)的应用中,配置存储器是至关重要的一部分,它负责存储
    的头像 发表于 03-29 17:05 934次阅读

    Cyclone V器件:满足多领域需求FPGA解决方案

    Cyclone V 器件:满足多领域需求FPGA解决方案 在当今的电子设计领域,FPGA(现场可编程门阵列)凭借其灵活性和高性能,在众多应用中发挥着重要作用。Intel的Cyclon
    的头像 发表于 03-29 13:05 211次阅读

    探索Atmel AT17LV系列FPGA配置EEPROM:特性、应用与设计要点

    探索Atmel AT17LV系列FPGA配置EEPROM:特性、应用与设计要点 在FPGA(Field Programmable Gate Array,现场可编程门阵列)的应用领域中,配置
    的头像 发表于 03-24 17:40 550次阅读

    Atmel AT17LV系列FPGA配置EEPROM的全面解析

    Atmel AT17LV系列FPGA配置EEPROM的全面解析 在FPGA设计领域,配置存储器的选择至关重要。Atmel的AT17LV系列FPGA
    的头像 发表于 02-27 16:15 346次阅读

    FPGA 入门必看:Verilog 与 VHDL 编程基础解析!

    的基础概念和实践方法。一、FPGA与MCU/MPU的区别MCU/MPU:顺序执行程序,CPU负责所有逻辑FPGA:可编程逻辑阵列,逻辑电路可按需求重新配置,实现并
    的头像 发表于 01-19 09:05 703次阅读
    <b class='flag-5'>FPGA</b> 入门必看:Verilog 与 VHDL 编程基础解析!

    ESP32 编译过程中 bootloader 配置阶段的 CMake 缓存冲突错误,记录

    .\\\\export.ps1 3. 重新配置并编译项目 回到你的项目目录,重新执行编译命令: # 回到项目目录 cd F:\\\\xiaozhi-esp32-main # 清除 idf.py 缓存并重新配置
    发表于 12-23 07:07

    MarketsandMarkets FPGA行业报告,2026~2030 FPGA市场洞察

    ,Field-Programmable Gate Array)是一种高度灵活、可重构的集成电路。与传统 ASIC 不同,FPGA 制造完成后仍可以在终端重新编程,在 高性能并行计算、实时信号处理、通信加速 等领域具有独特优势。
    的头像 发表于 11-20 13:20 735次阅读
    MarketsandMarkets <b class='flag-5'>FPGA</b>行业报告,2026~2030 <b class='flag-5'>FPGA</b>市场洞察

    如何在资源受限型应用中使用 FPGA

    作者:Kenton Williston 投稿人:DigiKey 北美编辑 资源受限的嵌入式系统对可配置逻辑的需求与日俱增。边缘 AI、机器视觉和工业自动化等应用需要灵活的应用特定逻辑,以满足不断变化
    的头像 发表于 10-03 17:31 2179次阅读
    如何在资源受限型应用中使用 <b class='flag-5'>FPGA</b>

    一文详解xilinx 7系列FPGA配置技巧

    本文旨在通过讲解不同模式的原理图连接方式,进而配置用到引脚的含义(手册上相关引脚含义有四、五页,通过本文理解基本上能够记住所有引脚含义以及使用场景),熟悉xilinx 7系列配置流程,以及设计原理图时需要注意的一些事项,比如flash与
    的头像 发表于 08-30 14:35 1.1w次阅读
    一文详解xilinx 7系列<b class='flag-5'>FPGA</b><b class='flag-5'>配置</b>技巧

    Kintex UltraScale 纯 FPGA 开发平台,释放高速并行计算潜能,高性价比的 FPGA 解决方案

    (SFP、PCIe3.0、HDMI等)。该板卡支持工业级宽温运行(-40°C~85°C),适用于高速信号处理、机器视觉、工业控制等领域,具有优异的可靠性和扩展性。其纯FPGA架构可满足雷达信号处理、4K视频预处理等高性能计算
    的头像 发表于 08-18 13:28 885次阅读
    Kintex UltraScale 纯 <b class='flag-5'>FPGA</b> 开发平台,释放高速并行<b class='flag-5'>计算</b>潜能,高性价比的 <b class='flag-5'>FPGA</b> 解决方案

    重新思考数据中心架构,推进AI的规模化落地

    人工智能(AI)对计算资源的贪婪需求推动了基础设施的变革,业界正着力解决如何满足AI在功率、可扩展性以及效率等方面的需求。这促使大量投资涌入,旨在
    的头像 发表于 05-30 13:51 843次阅读
    <b class='flag-5'>重新</b>思考数据中心架构,推进AI的规模化落地

    能否告诉我在CapSense按钮触发时是否有可能重新配置I/O的操作?

    能否告诉我在 CapSense 按钮触发时是否有可能重新配置 I/O 的操作? 我想使用一个 CapSense 按钮并启用/禁用电路上的另一个 IC。 这意味着,如果按下 CapSense 按钮,输出将永久保持高电平,而如果再次按下,输出将变为低电平。 我正在使用CYUSBS236开发工具包。
    发表于 05-29 07:58

    cypress3014视频格式改变的话,GPIF状态机需不需要重新配置

    你好,请问视频格式改变的话,GPIF状态机需不需要重新配置
    发表于 05-14 07:28