0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Astera Labs全新发布Aries PCIe® 5.0和CXL™2.0 Smart Retimers助力解锁下一代云连接

21克888 来源:厂商供稿 作者:Astera Labs 2022-04-15 19:29 次阅读

中国,北京-2022年4月6日-智能系统连接解决方案先驱Astera Labs今日宣布,其面向PCI Express® (PCIe®) 5.0和Compute Express Link™ (CXL™) 2.0的Aries Smart Retimers现已进入量产阶段。率先上市的Aries Smart Retimer产品组合圆满完成与关键行业合作伙伴之间严苛的互操作性测试,测试涵盖各种PCIe 5.0处理器FPGA加速计算、GPU网络、存储和交换机SoC,为在企业数据中心和云中的广泛部署铺平了道路。

Astera Labs首席执行官Jitendra Mohan表示:“PCIe 5.0和CXL技术是满足下一代服务器在云中运行智能工作负载的高速连接需求的关键组成部分。Aries Smart Retimers产品的发布和行业合作伙伴互操作性测试的圆满完成,将推动向具有专用机群管理性能的更高宽带互联顺利过渡。

Aries PCIe 5.0和CXL 2.0 Smart Retimers克服了信号完整性的问题,可实现高达32 Gbps、低于10ns的延迟和内置机群管理,以及对大规模企业和云服务器部署至关重要的深度诊断功能。

NVIDIA硬件工程产品高级副总裁Brian Kelleher表示:“如今的工作负载优化基础架构不仅需要高带宽、低延迟的PCIe 5.0和CXL互连,还要在日益复杂的服务器拓扑中的所有元器件之间实现稳健的互操作性。与优秀的生态系统伙伴合作(例如Astera Labs),并采用其先进解决方案(例如Aries Smart Retimers),是确保大规模无缝部署我们AI平台的关键。”

Astera Labs Cloud-Scale Interop Lab提供了严苛的测试,确保在Aries Smart Retimers与PCIe/CXL的Root Complex和End Point之间建立稳健的互操作性,让客户可以放心地进行设计,并减少在整个开发阶段所花费的时间和精力。

Broadcom数据中心解决方案集团副总裁兼总经理Jas Tremblay指出:“Broadcom与Astera Labs密切合作,以实现其Aries PCIe 5.0 Smart Retimer与我们PEX89000交换芯片之间的无缝互操作性。我们的即插即用型解决方案将共同促进业界在下一代高性能服务器中,广泛采用PCIe 5.0连接,以释放人工智能机器学习云计算等数据密集型工作负载。”

Samsung Electronics解决方案产品与开发副总裁Soonjae Won表示:“通过采用面向企业服务器的开创性PCIe 5.0 PM1743 SSD,Samsung巩固了其在高端存储技术领域的行业领先地位。与Astera Labs及其Aries Smart Retimer的合作,使我们在逐渐形成生态系统之初,确保了出色的企业PCIe 5.0存储性能和可靠性。”

供货情况:

Aries PCIe 5.0和CXL 2.0 Smart Retimers可通过www.AsteraLabs.com/Aries购买,提供x8(PT5081L)和x16(PT5161L) PCIe 通道配置。如需了解有关PCIe 5.0和CXL 2.0连接解决方案的更多信息,请访问www.AsteraLabs.com或联系info@AsteraLabs.com。

相关资源:

·互操作简讯#4:利用Aries Smart Retimers部署稳健的PCIe 5.0连接(视频

·利用Astera Labs的专用连接解决方案全面释放CXL的潜力(视频)

·Intel Innovation 2021:Astera Labs、Broadcom、Intel和Samsung PCI Express 5.0演示(视频)

·Aries CXL Smart Retimer演示:CXL生态系统与Intel和Synopsys的互操作(视频)

·适用于PCIe 5.0和CXL的Aries Smart Retimer(视频)

·在系统实施中无缝转换到PCIe 5.0技术(网络研讨会)

Astera Labs将于4月5日至7日在加州圣克拉拉举办的DesignCon 2022(展位#524)上展示其Aries PCIe 5.0 Smart Retimer以及其他专用连接解决方案。预约会面请联系info@AsteraLabs.com。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    18244

    浏览量

    222033
  • 交换机
    +关注

    关注

    19

    文章

    2433

    浏览量

    95620
  • 智能系统
    +关注

    关注

    2

    文章

    368

    浏览量

    72192
收藏 人收藏

    评论

    相关推荐

    Astera Labs展示PCIe 6.0连接,带宽翻倍至256GB/sec

    据悉,retimer是专供PCIE数据长距传输的高能效扩展装备,充当了中程中转站的角色。尽管第五代PCEI尚未在消费领域全面应用,但英伟达面向Gen6标准的全新Blackwell系列GPU却已做好准备。
    的头像 发表于 03-28 15:34 150次阅读

    全新发布的AMD锐龙8000G系列台式机处理器,为个人AI处理赋能!

    AI时代来临!全新发布的AMD锐龙8000G系列台式机处理器,凭借强大的性能,助力解锁非凡游戏体验、专业级生产力,探索神奇的AI世界。
    的头像 发表于 03-18 15:35 347次阅读

    乘AI东风,寻求上市的Astera Labs

    方案的供应商们,也收获了更多订单,比如在近期寻求IPO的Astera Labs。   IPO 在即,计划募资5亿美元   作为一家2017年才成立的半导体公司,如今的Astera Labs
    的头像 发表于 03-14 00:39 2980次阅读

    下一代PCIe5.0 /6.0技术热潮趋势与测试挑战

    迫切。 一、PCIe 5.0 /6.0技术升级 1)信号速率方面 从PCIe 3.0、4.0、5.0 到 6.0,数据速率翻倍递增,6.0支持64GT/s,16路双向传输带宽可达256
    的头像 发表于 03-06 10:35 257次阅读
    <b class='flag-5'>下一代</b><b class='flag-5'>PCIe5.0</b> /6.0技术热潮趋势与测试挑战

    佰维发布CXL 2.0 DRAM,赋能高性能计算

    导语: CXL是一种开放式全新互联技术标准,可在主机处理器与加速器、内存缓冲区、智能I/O设备等设备之间提供高带宽、低延迟连接,从而满足高性能异构计算的要求,并且其维护CPU/GPU内存空间和
    发表于 12-27 15:17 126次阅读
    佰维<b class='flag-5'>发布</b><b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b> DRAM,赋能高性能计算

    佰维发布CXL 2.0 DRAM,赋能高性能计算

    导语: CXL是一种开放式全新互联技术标准,可在主机处理器与加速器、内存缓冲区、智能I/O设备等设备之间提供高带宽、低延迟连接,从而满足高性能异构计算的要求,并且其维护CPU/GPU内存空间和
    的头像 发表于 12-27 10:35 326次阅读
    佰维<b class='flag-5'>发布</b><b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b> DRAM,赋能高性能计算

    什么是PCIePCIe有什么用途?PCIe 5.0有何不同?

    随着英特尔Alder Lake CPU的发布,以及AMD 7000 Ryzen CPU的即将发布PCIe 5.0 硬件终于成为现实。但什么是 PC
    的头像 发表于 11-18 16:48 1631次阅读
    什么是<b class='flag-5'>PCIe</b>?<b class='flag-5'>PCIe</b>有什么用途?<b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b>有何不同?

    美光推出内存扩展模块,加速CXL 2.0推广,并通过技术赋能计划助力拓展CXL生态系统

    128GB和256GB两种容量,采用E3.S 2T外形规格,支持PCIe 5.0 x8接口。此外,CZ120模块能够提供高达36GB/s的内存读取/写入带宽[],并在需要增加内存容量和带宽时为标准
    的头像 发表于 08-11 10:15 335次阅读

    英特尔发布的首款支持PCIe 5.0CXL功能的Agilex 7 FPGA R-Tile现已量产

    近日,英特尔可编程解决方案事业部宣布,符合量产要求的英特尔Agilex7 R-tile正在批量交付。该设备是首款具备PCIe 5.0CXL功能的FPGA,同时这款FPGA亦是唯一一款拥有支持上述接口所需的硬化知识产权(IP)的
    的头像 发表于 05-30 15:17 558次阅读
    英特尔<b class='flag-5'>发布</b>的首款支持<b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b>和<b class='flag-5'>CXL</b>功能的Agilex 7 FPGA R-Tile现已量产

    使用Synopsys VIP签署PCIe 5.0验证

    PCI Express® 5.0规范,达到32GT / s的传输速率,同时保持低功耗和与前几代技术的向后兼容性。为此,Synopsys 还宣布与 Astera Labs 合作开发业界首款 PC
    的头像 发表于 05-26 10:41 1049次阅读
    使用Synopsys VIP签署<b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b>验证

    CXL设备类型简介

    CXL 在主机 CPU 和设备(如硬件加速器)之间具有相干内存访问功能,通过利用 PCIe 架构的高级功能,满足下一代设计中处理数据和计算密集型工作负载的要求。
    的头像 发表于 05-26 10:12 1377次阅读
    <b class='flag-5'>CXL</b>设备类型简介

    CXL 2.0设备发现的迷人路径

    CXL 2.0 规范在 PCIe 配置空间映射寄存器中定义了多个新的 PCIe 指定供应商特定扩展功能 (DVSEC)。以下是 CXL
    的头像 发表于 05-25 17:22 1020次阅读
    <b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b>设备发现的迷人路径

    访问CXL 2.0设备中的内存映射寄存器

    计算快速链接 (CXL) 1.1 和 CXL 2.0 规范在内存映射寄存器的放置和访问方式上有所不同。CXL 1.1 规范将内存映射寄存器放置在 RCRB(根复合寄存器块)中,而
    的头像 发表于 05-25 16:56 1216次阅读
    访问<b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b>设备中的内存映射寄存器

    使用经过验证的CXL IDE构建安全芯片

    CXL 2.0规范为 CXL.io 和CXL.cache/CXL.mem协议引入了IDE原理图。CXL
    的头像 发表于 05-25 16:41 891次阅读
    使用经过验证的<b class='flag-5'>CXL</b> IDE构建安全芯片

    三星电子研发首款DRAM 扩大CXL生态系统

    基于先进CXL 2.0的128GB CXL DRAM将于今年量产,加速下一代存储器解决方案的商用化
    发表于 05-15 17:02 192次阅读