0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Chiplet芯片互联再进一步,AMD、ARM、英特尔联手发布UCIe 1.0标准

海明观察 来源:电子发烧友网 作者:李诚 2022-03-04 07:16 次阅读

电子发烧友网报道(文/李诚)3月2日,AMDARM英特尔等多家国际半导体巨头联合推出了全新的芯片互联标准UCIe 1.0。UCIe 1.0标准是针对Chiplet技术建立的,致力于推动芯片互联的标准化发展,构建出相互兼容的芯片生态系统,提升芯片与芯片之间的互操性,延续摩尔定律的发展。

图源:UCIe

在UCIe 1.0标准推出之前,众多厂商都是推行自己的互联标准,不同厂商的芯粒由于使用的标准不同,无法实现不同厂商芯粒与芯粒之间的互联。如果没有统一的标准,芯片厂商继续各行其是,将会成为不同厂商芯粒互联之间的一道屏障,限制Chiplet的发展。

什么是Chiplet

Chiplet是目前各大芯片巨头都在推行的一种先进封装技术,该技术可以将不同的工艺节点、不同功能的芯粒通过拼接的方式集成在同一芯片内,而不是与SoC一样采用片上集成的方式。
或者可以这样理解,把每一个要实现的功能想象为一个积木(积木的类型不受工艺节点与功能的制约),在将不同的积木以拼接、堆叠的方式合封起来,构成一个多功能的异构芯片。为保证不同芯片之间互联的高效性,UCIe 1.0标准明确规定了,将会采用PCIe和CXL作为高速互联的媒介。同时UCIe 1.0标准的推出也为Chiplet的发展提供了更多的可能。

摩尔定律发展了50多年,也有人唱衰了50多年,然而在遇到发展瓶颈之际都会有新的技术出现,为摩尔定律“续命”。如今最先进的半导体工艺已发展至3nm这一节点,先进的制程对于手机、平板电脑此类设备而言能够更有效地提升产品的性能并降低系统功耗,但对于台式电脑、汽车电子等大型设备而言,采用先进的工艺只会一味地增加成本,甚至可能得不到相等的商业回报。在摩尔定律放缓、工艺成本增加的背景下,通过标准化的Chiplet技术,将不同工艺节点的Die集成芯片的方式实现性能与成本的权衡,何尝不是一种明智的选择呢?

标准统一后对半导体行业有何影响?

在UCIe 1.0标准与Chiplet技术未出来之前,芯片厂商为提高芯片的整体性能,不得不花重金采用最先进的设计工艺,通过增加晶体管的数量来实现。先刨去成本不说,若想使用最先进的工艺生产芯片,那就需要有生产设备吧?大家都知道生产芯片需要用到光刻机,其中DUV光刻机能够生产28nm到7nm的芯片,EUV光刻机能生产7nm以下的芯片。目前全球最先进的工艺节点也只达到了3nm,这一突破目前只有ASML的EUV光刻机可以实现。但你要知道在全球范围内造光刻机的可不止ASML,还有在光学领域有着不可撼动地位的佳能与尼康。

随着工艺节点的提高,更高工艺节点的光刻机开发难度也越大,在重重困难面前,就连佳能和尼康也只能止步于DUV光刻机,一骑绝尘的ASML成为唯一能够生产EUV光刻机的企业。ASML的EUV光刻机能否继续续写传奇,满足半导体产业的发展需求,一切都还是个未知数。而在UCIe 1.0标准推出之后,不会再因芯粒兼容而困扰,可以将不同厂商的芯粒通过合并封装的方式整合在一起,在相同的面积内提升芯片的晶体管个数,构建出性能更强劲的芯片。

UCIe 1.0标准的推出意味着不同产商芯粒互联标准的统一,半导体IP产业将会迎来新的革命,届时IP将会以硅片的形式体现,真正意义上的实现“即插即用”。其实,Chiplet的优势不止于此,Chiplet还能提高晶圆的良品率,传统的SoC是将所有的功能全部集中在同一晶圆之上,在芯片的光刻过程中,一旦出现任何问题,整颗晶圆都会报废。然而将原本同样大小的晶圆分为若干份,在每片小的晶圆上实现一个或多个功能,再通过Chiplet技术实现各个功能的互联互通,即使在光刻过程中出现错误,也仅仅只是某一片小晶圆的损坏,用一颗功能完整的晶圆代替即可。这一技术的引进不仅能够提高晶圆的良品率,由于每一片晶圆变小,还有利于提升晶圆原片的整体利用率。

结语

随着科技的进步,终端应用对芯片性能的需求也在水涨船高,通过采用先进的工艺节点提高芯片的整体性能是一个不错的选择,但工艺的进步也就意味着设计成本的提升。就拿5nm工艺为例,并不是所有芯片需要使用到5nm工艺,也并不是所有企业都能承担得起5nm工艺带来的设计成本,而chiplet可以针对其功能选择最为合适的制程,不仅能够形成更高效的集成电路,还能节省成本。

通过观察发现,近年来全球半导体产业对chiplet的需求呈井喷式地增长,如今UCIe 1.0标准的推出,将会打通芯粒跨厂商互联的最后一道屏障,助力半导体产业的发展。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • amd
    amd
    +关注

    关注

    25

    文章

    5141

    浏览量

    132572
  • 英特尔
    +关注

    关注

    60

    文章

    9314

    浏览量

    168329
  • chiplet
    +关注

    关注

    6

    文章

    371

    浏览量

    12401
收藏 人收藏

    评论

    相关推荐

    台积电、英特尔引领半导体行业先进封装技术创新

    这一联盟目前有超过120家企业加盟,包括台积电、三星、ASE、AMDARM、高通、谷歌、Meta(Facebook)、微软等业界翘楚,由英特尔担当主导力量。该联盟旨在创建全新Chiplet
    的头像 发表于 03-20 09:55 80次阅读

    英特尔1nm投产时间曝光!领先于台积电

    英特尔行业芯事
    深圳市浮思特科技有限公司
    发布于 :2024年02月28日 16:28:32

    Chiplet成大芯片设计主流方式,开启IP复用新模式

    照不同的计算单元或功能单元对其进行分解,然后每个单元选择最适合的工艺制程进行制造,再将这些模块化的裸片互联起来,降低芯片设计的成本和难度。   Chiplet模型已经被证明是可行的,目前AMD
    的头像 发表于 01-12 00:55 1369次阅读

    英特尔酷睿14代处理器系列发布,Arrowlake/LunarLake24年问世

    处理器英特尔
    looger123
    发布于 :2024年01月10日 17:44:38

    有什么方法可以进一步提高AD7714的分辨率啊?

    级放大再加给AD7714时,测得人分辨率还要低些。由于是用干电池得到AD7714的输入信号,该信号相对来说很稳定,而且板上的噪声也不是太大。请问各位大虾,还有什么方法可以进一步提高AD7714的分辨率啊?不胜感激!
    发表于 12-25 06:33

    ad9106如何将波形频率设置为进一步降低到10Hz?

    你好,我有个小问题。我使用100m时钟芯片。每个时钟只有10ns,ad9106寄存器的最小输出波形只有100Hz。如何将波形频率设置为进一步降低到10Hz?我已将配置设置为相关寄存器的最大值。拍
    发表于 12-01 06:12

    #高通 #英特尔 #Elite 高通X Elite芯片或终结苹果、英特尔芯片王朝

    高通英特尔苹果
    深圳市浮思特科技有限公司
    发布于 :2023年10月27日 16:46:07

    请问如何进一步减小DTC控制系统的转矩脉动?

    如何进一步减小DTC控制系统的转矩脉动?
    发表于 10-18 06:53

    STM8在待机模式如何进一步降低功耗?

    有什么方法可以进一步降低待机模式的功耗
    发表于 10-12 07:23

    台积电、英特尔携手推出全球首款小芯片互联

    强强联手英特尔于创新日上展示了世界第一个UCIe连接的Chiplet(小芯片)处理器。此芯片
    的头像 发表于 09-22 18:17 451次阅读

    英特尔发布全球首款基于UCIe连接的Chiplet(小芯片)处理器

    英特尔基于Chiplet的处理器,如Sapphire Rapids和新发布的Meteor Lake,目前使用专有接口和协议进行Chiplet之间的通信,但
    发表于 09-22 16:05 434次阅读
    <b class='flag-5'>英特尔</b><b class='flag-5'>发布</b>全球首款基于<b class='flag-5'>UCIe</b>连接的<b class='flag-5'>Chiplet</b>(小<b class='flag-5'>芯片</b>)处理器

    英特尔展示全球首款基于UCIe连接的Chiplet CPU

    今天的多chiplet包使用专有接口和协议相互通信,因此广泛使用第三方chiplet是一件困难的事情。ucie的目标是创造一个具有标准化接口的生态系统,以便
    的头像 发表于 09-20 14:50 666次阅读

    英特尔IDM 2.0战略再进一步,携手新思科技开发基于Intel 3、Intel 18A的领先IP

    双方的协议将使设计人员能够利用Intel 3和Intel 18A制程节点的优势,将差异化产品推向市场。 新闻亮点: · 该多代合作协议将进一步推动英特尔IDM 2.0战略的发展; · 通过扩大
    的头像 发表于 08-28 11:08 328次阅读

    Arm Forge 22.1.3版用户指南

    Arm Forge支持许多并行体系结构和模型,包括MPI、CUDA和OpenMP。 Arm Forge是款跨平台工具,支持最新的编译器和C++标准,以及
    发表于 08-10 06:29

    CPU处理器未来技术演进方向

    此外,英特尔AMDArm、高通、台积电、三星、日月光、Google云、Meta、微软等十大行业主要参与者联合成立了Chiplet标准联盟
    的头像 发表于 04-26 10:37 1643次阅读
    CPU处理器未来技术演进方向