0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

支持jesd204b协议高速DAC芯片AD9144配置

OpenFPGA 来源:明德扬 作者:明德扬 2021-10-08 17:40 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

背景

AD9144是一款支持jesd204b协议高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的评估板(Evaluation Board),它是主要由AD9144,AD9516,与PIC16F单片机组成的系统。工程上使用AD9144具有时钟时序要求很高和寄存器配置复杂的难点。

配置AD9144-FMC-EBZ,有两种途径:

1、通过FPGA母板,经由FMC接口,使用SPI配置寄存器

2、通过ADI提供的软件工具,配合母板(ADS7)来配置寄存器

官方的指导说明链接:https://wiki.analog.com/resources/eval/dpg/ad9144-fmc-ebz

遇到问题:

我们在尝试第一种方法的时候,遇到了SPI寄存器写不进的情况和读写不一致的情况。而第二种方法则需要ADS7用作母板。

调试

完成了以KC705作为母板,正确配置AD9144,并输出62.5MHz正弦波。

整个流程需要先在KC705上运行提供的HDL工程,随后进入软件工具配置流程。这里的HDL工程主要完成的是:Jesd204发送端的配置与正弦余弦信号的输出。另外,这里的软件工具配置流程既使用ADI官方提供的工具对AD9144和AD9516分别进行配置。

在调试开始前,硬件链接如下图所示:

1、AD9516寄存器配置获得

AD9516的作用是对输入时钟分频,为AD9144分别提供:sysref(3.91M),和refclk(125M)。

这里使用了AD9516-Evaluation-Software完成配置。软件下载链接:

https://www.analog.com/en/design-center/evaluation-hardware-and-software/evaluation-boards-kits/eval-ad9516-4.html#eb-relatedsoftware

在安装结束后,打开软件并选择正确的型号,这里选AD9516-1

分别按下图所示进行配置:输入时钟(来自KC705)设置为2500;分频系数如图设置:最后得到两组频率为120M和3.9063M的时钟;点击左下角的橙色框(RGISTER W/R)中的WRITE。

点击“file”,点击“Save Setup”,导出“stp”文件。

打开导出的.stp文件,如图:这个文件记录了寄存器地址与对应的值,将于后续步骤导入。

2、AD9144&AD9516寄存器配置:

A、首先到AD公司官网搜索DAC Software Suite和Analysis Control Evaluation软件,下载并安装;

B、打开已经安装好的ACE软件,界面如下图所示。在硬件连接正确的情况下,图中红圈会检测到所连接的硬件板卡,点击图中绿圈的LED状按钮,AD9144-FMC-EBZ板卡上的蓝色LED灯会随之闪烁,说明连接成功。

C、双击打开“AD9144-FMC-EBZ”板卡。在“initial configuration”界面中按如图所示进行设置,点击“summary”并“apply”,双击右侧红色图框中的AD9144芯片。

D、在打开的界面中按图中配置设置DAC calibration,选择“DAC3 DAC2”并点击“calibrate”。

E、点击上图右下角的“Proceed to memory map”,按照项目所需配置好AD9144相关的寄存器表的值,点击右上apply selected将对应的寄存器值写入AD9144芯片。

F、在电脑开始菜单》Analog Devices寻找“AD9144&AD9135&AD9136 SPI”并打开,软件界面如图所示:

G、在上方框中点击“read all registers”,然后点击“save registers to file”得到“.csv”文件,右键将其用记事本打开,如图所示,找到AD9516芯片开头的寄存器区域,将之前通过AD9516 Evaluation Software得到的stp文件中的寄存器值添加进.csv文件中并保存。

如图所示,第一列是AD9144/AD9516的芯片,第二列是对应芯片的寄存器地址,第三列是寄存器对应的值,将AD9516所有寄存器的值添加进来并保存。

H、打开“AD9144&AD9135&AD9136 SPI”软件并选择“restore registers from file”,将上一步中修改保存好的.csv文件导入。

I、将vivado中的工程bit流文件烧录到板子上,通过ila抓取并观察tx_sync信号,发现信号持续拉高,返回AD9144&AD9135&AD9136 SPI软件read all registers,观察如图区域,如果图中所示四个寄存器值都为0F,vivado tx_sync持续拉高,并且txdata有数值输出,则说明AD9144与JESD204B同步成功,此时用示波器测量AD9144板卡输出可观测到波形输出。

调试过程中遭遇问题

1.SPI配置失败问题?

2.AXI-Lite的参数设置?

通过在Analysis Control Evaluation软件中读取AD9144寄存器表值,查询0x453-0x45A寄存器值,得到关键参数L,SCR,F,K,M,N,N’,S,CF,HD等的值。

通过文档PG066 P27-P28中所示的值,计算出AXI协议所需要的每个寄存器地址的值。填入到vivado工程模块中的AXI协议部分。

Vivado工程中的AXI协议部分:地址填入PG066 P27-P28中的寄存器地址,值填入更据关键参数算出来的值。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1664

    文章

    22571

    浏览量

    640733
  • 芯片
    +关注

    关注

    463

    文章

    54630

    浏览量

    470890
  • dac
    dac
    +关注

    关注

    44

    文章

    2858

    浏览量

    197768

原文标题:支持jesd204b协议高速DAC芯片AD9144-FMC-EBZ配置笔记

文章出处:【微信号:Open_FPGA,微信公众号:OpenFPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    AD9528:高性能JESD204B/JESD204C时钟发生器的深度解析

    AD9528:高性能JESD204B/JESD204C时钟发生器的深度解析 在电子设计领域,时钟发生器对于系统的稳定运行起着至关重要的作用。今天,我们就来深入探讨一款功能强大的时钟发生器
    的头像 发表于 03-23 09:30 270次阅读

    技术文章|高速DAC JESD204接口接收机物理层压力测试(下)

    ,为大家详细介绍了高速串行JESD204B/C/D标准、高速DAC接收机(RX)面临的物理层测试挑战等内容,并结合SL3000系列误码仪的技术指标、功能指标等给出针
    的头像 发表于 03-23 06:02 384次阅读
    技术文章|<b class='flag-5'>高速</b><b class='flag-5'>DAC</b> <b class='flag-5'>JESD204</b>接口接收机物理层压力测试(下)

    技术文章|高速DAC JESD204接口接收机物理层压力测试(上)

    随着无线通信向5G/6G演进以及雷达系统向宽带多模发展,高速数模转换器(DAC)的采样率已突破GSPS量级,数据接口从传统的并行LVDS全面转向高速串行JESD204B/C/D标准。在
    的头像 发表于 03-19 12:03 258次阅读
    技术文章|<b class='flag-5'>高速</b><b class='flag-5'>DAC</b> <b class='flag-5'>JESD204</b>接口接收机物理层压力测试(上)

    MD657B高速DAC特性与替代型号分析

    , 2.5 Gsps需外部MUX,不同架构,但高速DAC应用重叠 Texas InstrumentsDAC38J8216-bit, 2.5 Gsps, 双通道JESD204B接口,架构完全不同,需重新
    发表于 03-04 09:20

    DAC37J82/DAC38J82 核心产品信息总结

    引脚兼容的DAC37J82/DAC38J82系列是一款非常低功耗、16位、双通道、 1.6/2.5 GSPS 数模转换器 (DAC),带JESD204B接口。最大输入数据速率 是 1.
    的头像 发表于 11-13 13:52 1291次阅读
    <b class='flag-5'>DAC</b>37J82/<b class='flag-5'>DAC</b>38J82 核心产品信息总结

    LMK04828 超低噪声JESD204B兼容时钟抖动清除器技术手册

    LMK0482x 系列是业界性能最高的时钟调节器,支持 JEDEC JESD204B。 PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
    的头像 发表于 09-15 10:10 1344次阅读
    LMK04828 超低噪声<b class='flag-5'>JESD204B</b>兼容时钟抖动清除器技术手册

    ‌LMK0482x系列超低噪声JESD204B兼容时钟抖动清除器技术文档总结

    LMK0482x 系列是业界性能最高的时钟调节器,支持 JEDEC JESD204B。 PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
    的头像 发表于 09-15 10:03 1019次阅读
    ‌LMK0482x系列超低噪声<b class='flag-5'>JESD204B</b>兼容时钟抖动清除器技术文档总结

    LMK04610 超低噪声和低功耗 JESD204B 兼容时钟抖动清除器技术手册

    LMK0461x 器件系列是业界性能最高、功耗最低的抖动清除器,支持 JESD204B
    的头像 发表于 09-13 09:35 1403次阅读
    LMK04610 超低噪声和低功耗 <b class='flag-5'>JESD204B</b> 兼容时钟抖动清除器技术手册

    LMK04616 超低噪声低功耗JESD204B兼容时钟抖动清除器总结

    LMK0461x 器件系列是业界性能最高、功耗最低的抖动清除器,支持 JESD204B。16 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 8 个 JESD204B 转换器或其
    的头像 发表于 09-12 16:50 1282次阅读
    LMK04616 超低噪声低功耗<b class='flag-5'>JESD204B</b>兼容时钟抖动清除器总结

    ‌LMK04828-EP 超低噪声JESD204B兼容时钟抖动清除器总结

    LMK04828-EP 器件是业界性能最高的时钟调理器,支持 JESD204B。 PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个JESD204B转换器或其他逻
    的头像 发表于 09-12 16:13 1259次阅读
    ‌LMK04828-EP 超低噪声<b class='flag-5'>JESD204B</b>兼容时钟抖动清除器总结

    LMK04832 超低噪声、3.2 GHz、15 输出、JESD204B 时钟抖动清除器技术手册

    该LMK04832是一款超高性能时钟调节器,支持 JEDEC JESD204B,还与 LMK0482x 系列器件引脚兼容。 PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个
    的头像 发表于 09-12 14:11 1410次阅读
    LMK04832 超低噪声、3.2 GHz、15 输出、<b class='flag-5'>JESD204B</b> 时钟抖动清除器技术手册

    ‌LMK04368-EP 超低噪声JESD204B/C双环路时钟抖动清除器总结

    LMK04368-EP 是一款高性能时钟调节器,支持 JEDEC JESD204B/C,适用于太空应用。 PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个
    的头像 发表于 09-11 10:23 934次阅读
    ‌LMK04368-EP 超低噪声<b class='flag-5'>JESD204B</b>/C双环路时钟抖动清除器总结

    JEDSD204B标准verilog实现-协议演进

    接口基础,解决并行接口引脚瓶颈。 支持多通道/多器件,扩展应用场景。 提升高速率(12.5Gbps)、低延迟(确定性延迟)、高可靠性(分布式同步)。 在 JESD204B 协议中,Su
    发表于 09-05 21:18

    JESD204B生存指南

    实用JESD204B来自全球数据转换器市场份额领导 者的技术信息、提示和建议
    发表于 05-30 16:31 1次下载

    JESD204B IP核的配置与使用

    物理层的位置,一种是物理层在JESD204 IP里;另外一种是物理层在JESD204 IP外部,需要再配置JESD204 phy IP核进行使用。
    的头像 发表于 05-24 15:05 2816次阅读
    <b class='flag-5'>JESD204B</b> IP核的<b class='flag-5'>配置</b>与使用