0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

你们知道FIFO最小深度计算吗

FPGA设计论坛 来源:CSDN技术社区 作者:昨日傍晚 2021-09-10 09:23 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

FIFO 最小深度计算

例子 - 1:f_wr 》 f_rd,连续读写

时钟80MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

连续写入和连续读取,无空闲时间,写入后立即开始读取 ,读写宽度相同。

Sol:

写速率 》 读速率,FIFO迟早会被写满,但它要求至少写入120个数据后FIFO不满。

写入120个数据耗时 120 * 12.5 ns = 1500 ns。

写入开始后FIFO内数据以 30M/Date 速率增加。

数据增加持续了 1500 ns ,FIFO最小深度:0.0000015 * 30000000 = 45

例子-1 总结公式:

de4c36ea-117d-11ec-8fb8-12bb97331649.png

例子 - 2 :f_wr 》 f_rd & 写速率 》 读速率,非连续读写

写时钟80MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

写入后立即开始读取 ,读写宽度相同。

2个时钟中有1个数据写入(写速率:80M * 1/2 = 40M)。

4个时钟中有1个数据读出(读速率:50M * 1/4 = 12.5M)。

Sol:

FIFO迟早会被写满 ,但它要求至少写入120个数据后FIFO不满。

写一个数据耗时:2/80MHz = 25ns

需要至少写入120数据,耗时:25 * 120 = 3000ns

例子2只是读写速率和例子1不同,可以直接用的公式(1) :

FIFO_DEPTH 》 (写速率-读速率)* Burst_Len/写速率 = (40M-12.5M)*120/40M = 83

例子 - 3:f_wr 《 f_rd ,连续读写

写时钟30MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

连续写入和连续读取,无空闲时间,写入后立即开始读取 ,读写宽度相同。

Sol:

FIFO_DEPTH 》 1 即可。读速率比写速率快,数据不会滞留。

例子 -4:f_wr 《 f_rd & 写速率 》 读速率,非连续读写

写时钟30MHz。

读时钟50MHz。

Burst_Len = 120,也就是要求至少安全写入120个数据。

2个时钟中有1个数据写入(写速率:30M * 1/2 = 15M)。

4个时钟中有1个数据读出(读速率:50M * 1/4 = 12.5M)。

Sol:

虽然写时钟小于读时钟频率,但是,宏观上写速率大于读速率。可以直接用的公式(1) :

FIFO_DEPTH 》 (写速率-读速率)* Burst_Len/写速率 = (15M-12.5M)*120/15M = 20

例子 1-4总结

当满足以下所有条件时,就可使用公式(1):

写速率 》 读速率时。

读写有效数据占比 《= 0.5,且 有效数据均匀分布在所有时间上。或者说,无论微观时间、还是宏观时间上,读写速率近似于 时钟频率 * 有效数据占比时。

当每100个时钟写80个数据时,微观时间上的写速率与数据排列有关,不能将宏观写速率带入式子(1)

例子 - 5

读写时钟频率相同。

100个时钟有80个数据写入。

10个时钟有8个数据读出。

Burst_Len = 160,也就是要求至少安全写入160个数据 。

Sol:

宏观上,读写速率相同;当FIFO足够深时,FIFO不会溢出。

微观上,写速率有多种情况:

de5c56ce-117d-11ec-8fb8-12bb97331649.png

de830166-117d-11ec-8fb8-12bb97331649.png

为了求出安全的最小FIFO深度,我们需要考虑最差的情况。

最差的情况下,写入和读出速度应该相差最大。写入要最快,读出要最慢。FIFO内的数据增加最快。

从上表中可得出:最大写入速率是case 4(back to back write,中间没有空闲,速率为时钟频率 f,写入了160个 )。

读出要最慢,在写160个数据期间,读相比于写端可以认为是速率均匀的,速率为 f*8/10,读出了160 * 8 /10 = 128个。

因此 FIFO_DEPTH 》 160 - 128 = 32。用公式(1)也可以得到这个结果,写速率带入f而不是f*8/10。

总结:求解步骤

考虑最差的情况下,写入和读出速度应该相差最大。写入要最快,读出要最慢。FIFO内的数据增加最快。

只考虑宏观上写入速率 》= 读出速率的情况。

确定写入Burst_Len大小。Burst_Len指的是一段连续写入区间,由于没有空隙这段时间写入速率最大最多。一定要对具体的数据分布情况具体分析,Burst_Len一定是最长的一段连续写入区间。

在微观上,确定最大写入速率。Burst_Len足够长时,写入速率 = 写时钟频率(back to back write)。而在例子 - 2中,Burst_Len很短,没有back to back write,写入速率 = 写时钟频率 * 写有效占比。

在微观上,确定最小读出速率。一般认为读出速率是均匀的,读出速率 = 读时钟频率 * 读有效占比。

带入公式(1)计算。

Burst_Len足够长时,将上面读出写入速率带入公式(1),可得到网上讨论最多的FIFO深度求解公式:

de8d5a26-117d-11ec-8fb8-12bb97331649.png

不建议直接用公式(2)无脑计算,上式只有Burst_Len足够长,发生back to back write时才适用。建议根据1~6步骤,判断微观写速率是否均匀,带入式子(1)计算。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 数据
    +关注

    关注

    8

    文章

    7314

    浏览量

    93983
  • fifo
    +关注

    关注

    3

    文章

    406

    浏览量

    45493
  • 计算
    +关注

    关注

    2

    文章

    458

    浏览量

    39838

原文标题:FIFO 最小深度计算

文章出处:【微信号:gh_9d70b445f494,微信公众号:FPGA设计论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    芯源的CRC硬件计算谁用过吗?MCU的CRC你们喜欢用硬件的还是软件的啊?

    芯源的CRC硬件计算谁用过吗?MCU的CRC你们喜欢用硬件的还是软件的啊?
    发表于 12-01 08:25

    大神们,想知道你们都用什么ide编程调试器? Arduino IDE?还是 e2studio ?还有其他吗?哪个好用呢

    大神们,想知道你们都用什么ide编程调试器? Arduino IDE? 还是 e2studio ? 还有其他吗? 哪个IDE好用呢? 求指点呀
    发表于 11-30 12:05

    请问UART硬件FIFO深度是多少?如何避免数据溢出?

    UART 硬件 FIFO 深度是多少?如何避免数据溢出?
    发表于 11-21 06:59

    海光DCU率先展开文心系列模型的深度技术合作 FLOPs利用率(MFU)达47%

    海光DCU实现文心4.5模型高效适配; FLOPs利用率突破47%。 2025年6月30日,在百度文心4.5系列大模型正式开源当日,海光信息技术股份有限公司宣布其深度计算单元(DCU)率先完成对该系
    的头像 发表于 07-01 14:35 1930次阅读

    ADSD3500飞行时间深度成像信号处理器技术手册

    径向深度、有效亮度(AB)和秘密帧。ADSD3500支持全深计算、有效亮度和秘密数据,以实现640x480分辨率,支持部分深度计算(前期展开),以实现1024x1024分辨率。使用集成式ARM
    的头像 发表于 05-08 09:43 846次阅读
    ADSD3500飞行时间<b class='flag-5'>深度</b>成像信号处理器技术手册

    智多晶FIFO_Generator IP介绍

    FIFO_Generator是智多晶设计的一款通用型FIFO IP。当前发布的FIFO_Generator IP是2.0版本,相比之前的1.1版本主要新增了非等比输入输出数据位宽支持和异步FI
    的头像 发表于 04-25 17:24 1469次阅读
    智多晶<b class='flag-5'>FIFO</b>_Generator IP介绍

    基于FPGA的FIFO实现

    FIFO(First in First out)为先进先出队列,具有存储功能,可用于不同时钟域间传输数据以及不同的数据宽度进行数据匹配。如其名称,数据传输为单向,从一侧进入,再从另一侧出来,出来的顺序和进入的顺序相同。
    的头像 发表于 04-09 09:55 1171次阅读
    基于FPGA的<b class='flag-5'>FIFO</b>实现

    AXI接口FIFO简介

    AXI接口FIFO是从Native接口FIFO派生而来的。AXI内存映射接口提供了三种样式:AXI4、AXI3和AXI4-Lite。除了Native接口FIFO支持的应用外,AXI FIFO
    的头像 发表于 03-17 10:31 1777次阅读
    AXI接口<b class='flag-5'>FIFO</b>简介

    解锁TSMaster fifo函数:报文读取的高效方法

    前言:TSMaster目前有两种读取报文的模式:回调函数模式和fifo模式。fifo函数是TSMaster近期新增的函数,本文将重点介绍fifo模块。关于回调函数的使用方法可以参考帮助模块的《快速
    的头像 发表于 03-14 20:04 941次阅读
    解锁TSMaster <b class='flag-5'>fifo</b>函数:报文读取的高效方法

    RMSL201-1301:高性能刷脸支付解决方案

    RMSL201-1301是一款集专业DSP深度计算与全方位技术支持于一体的刷脸支付解决方案。其特点包括: 高精度深度计算:采用专业DSP技术,确保计算精度与环境兼容性,展现高度灵活性。 全栈方案支持
    的头像 发表于 02-07 17:59 1215次阅读

    海光信息技术团队完成模型与DCU国产化适配

    近期,中科曙光国家先进计算产业创新中心有限公司对外发布了一则重要消息。据悉,该公司的海光信息技术团队已经成功完成了DeepSeek V3和R1模型与海光DCU(深度计算单元)的国产化适配工作,并
    的头像 发表于 02-06 11:37 1745次阅读

    ADS1274最小噪声电压为多少啊?

    短接AINP,AINN后,测得的电压-0.000221431~0.00611931之间,也就是最大6mV的噪声,这个数值有点大啊。你们测得的最小噪声电压为多少啊?
    发表于 01-16 07:07

    FIFO IP核的使用教程

    在数字设计中,利用FIFO进行数据处理是非常普遍的应用,例如,实现时钟域交叉、低延时存储器缓存、总线位宽调整等。下图给出了FIFO生成器支持的一种可能配置。
    的头像 发表于 01-03 09:36 4018次阅读
    <b class='flag-5'>FIFO</b> IP核的使用教程

    请问DAC5682z内部FIFO深度为多少,8SAMPLE具体怎么理解?

    你好,请问DAC5682z内部FIFO深度为多少,8SAMPLE具体怎么理解。 另外,DAC5682zEVM是否可以直接通过TI的ADC-HSMC板卡与ALTERA的FPGA开发相连(FPGA板HSMC接口与电压都匹配条件下)。 谢谢
    发表于 01-03 07:27

    DAC3482在按字宽度输入模式下,为啥SYNC信号每16*n个FIFO采样重复一次?

    下图是DAC3482 中FIFO的说明。该FIFO深度是8。在按字宽度输入模式下,为啥SYNC信号每16*n个FIFO采样重复一次?按照我的理解SYNC信号是用来重置
    发表于 12-20 06:04