Intel的10nm工艺成功解决产能、性能等问题
随着Tiger Lake处理器的量产，Intel的10nm工艺已经解决了产能、性能等问题，现在使用的是10nm SuperFin（以下简称10nm SF）工艺，下半年则会有更新的增强版10nm SF工艺，12代酷睿会首发。
Intel公司副总、移动计算客户端总经理Chris Walker日前也参加了JP摩根的投资者会议，介绍了公司的最新进展。
他提到，2020年Intel公司的处理器产能已经提升了25%，10nm工艺目前已经有三座晶圆厂量产，产能还在继续增长中。
去年推出的10nm SF工艺也会有改进版，叫做10nm ESF（Enhanced SuperFin）工艺，年底发布的Alder Lake的桌面版、移动版会首发这个工艺。
10nm ESF工艺具体的指标还没公布，此前10nm SF工艺实现了同节点下性能提升不低于15%的纪录，堪比全新工艺。
值得一提的是，10nm ESF工艺最初的代号应该是10nm+++了，不过去年随着工艺命名规则的变化，现在Intel已经不再提+、++、+++这样的编号了。
首发10nm ESF的是Alder Lake，也就是大家期盼的12代酷睿，它不仅会升级Golden Cove内核，还会使用大小核架构，最多16核24线程，是x86史上的一次剧变。
责任编辑:pj
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
处理器
+关注
关注
68文章
20149浏览量
247167 -
晶圆
+关注
关注
53文章
5345浏览量
131690 -
intel
+关注
关注
19文章
3506浏览量
190571
发布评论请先 登录
相关推荐
热点推荐
国产芯片真的 “稳” 了？这家企业的 14nm 制程，已经悄悄渗透到这些行业…
的控制芯片，甚至工业设备的传感器，都能看到它的身影。
之前总担心国产芯片 “产能跟不上、良率不够高”，但查了下中芯国际的最新动态：2025 年 Q3 的 14nm 产能已经提升了 20%，良率稳定
发表于 11-25 21:03
【「AI芯片：科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话
还放置一层不到10nm的绝缘膜，以防止缺陷的出现。比利时微电子研究中心曾预计叉形片将在2028年得到采用，当然也可能会直接跳跃到CFET技术。
CFET是先在叉形片上将NFET和PFET的两个晶体管按
发表于 09-06 10:37
自主可控：度亘核芯成功推出全国产化830nm单模光纤耦合模块
度亘核芯基于自主开发的高功率、高效率、高可靠性的980nm单基横模半导体激光芯片与单模光纤耦合模块技术平台，成功推出全国产化830nm单模半导体激光芯片与830nm单模光纤耦合模块，是
10CX150YF672E5G现场可编程门阵列（FPGA）芯片
10CX150YF672E5G 是Intel（原 Altera）推出的 Cyclone® 10 GX 系列高性能、低功耗 FPGA 芯片，选用 20
发表于 08-21 09:15
台积电2nm良率超 90%！苹果等巨头抢单
当行业还在热议3nm工艺量产进展时，台积电已经悄悄把2nm技术推到了关键门槛！据《经济日报》报道，台积电2nm芯片良品率已突破 90%，实现重大技术飞跃！
Intel-Altera FPGA：通信行业的加速引擎，开启高速互联新时代
、机器人等高增长领域。性能突破：如Agilex系列集成PCIe Gen5、CXL技术，提供高带宽、低延迟的互联能力。能效优化：通过先进制程（如10nm SuperFin）和架构创新，降低功耗并提升集成度
发表于 04-25 10:19
Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功
我们很高兴能在此宣布，Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车
三星重启1b nm DRAM设计，应对良率与性能挑战
近日，据韩媒最新报道，三星电子在面对其12nm级DRAM内存产品的良率和性能双重困境时，已于2024年底作出了重要决策。为了改善现状，三星决定在优化现有1b nm工艺的基础上，全面重新
创飞芯90nm BCD工艺OTP IP模块规模量产
实现了量产。90nm BCD 工艺将高密度低压逻辑晶体管与经过优化的高压晶体管相结合，创飞芯 OTP 技术的加入，使 90nm BCD 工艺成为诸如显示驱动器和电源管理集成电路（PMI
联发科调整天玑9500芯片制造工艺
性能和能效上取得显著提升。然而，面对台积电2nm工艺高昂的制造成本，以及苹果即将在M5系列芯片中引入该工艺可能导致的产能紧张，联发科不得不重
消息称台积电3nm、5nm和CoWoS工艺涨价，即日起效！
）计划从2025年1月起对3nm、5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨，最高涨幅20% 其中，对3nm、5nm
台积电2025年起调整工艺定价策略
近日，据台湾媒体报道，随着AI领域对先进制程与封装产能的需求日益旺盛，台积电计划从2025年1月起，针对其3nm、5nm以及先进的CoWoS封装工艺进行价格调整。 具体而言，台积电将对
2025年半导体行业竞争白热化：2nm制程工艺成焦点
份额。 在这场竞争中，台积电无疑占据了领先地位。其2nm生产计划已经吸引了众多客户的关注，除了苹果这一大客户外，台积电还成功获得了大量厂商的密集计算芯片(HPC)及AI芯片订单。这一系列订单的涌入，使得台积电在2nm制程
台积电分享 2nm 工艺深入细节：功耗降低 35% 或性能提升15%!
来源：IEEE 台积电在本月早些时候于IEEE国际电子器件会议（IEDM）上公布了其N2（2nm级）制程的更多细节。该新一代工艺节点承诺实现24%至35%的功耗降低或15%的性能提升（在相同电压
工商网监
评论