0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技携手三星加快3nm节点设计的收敛和签核

ss 来源:美通社 作者:美通社 2021-01-11 18:21 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

双方合作包括多个签核域和跨库特征提取,以加速设计收敛

签核解决方案的创新能够解决从5纳米到3纳米的独特挑战,以确保签核准确性,并将运行速度提高20倍、内存消耗减少50%

ECO迭代减少5倍、提高硬件效率,从而提高客户的生产效率

新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)近日宣布,凭借其行业领先的黄金签核产品组合, 公司已与三星晶圆厂展开合作,以实现经过充分认证的流程,显著提升准确性、周转时间和开发者生产效率。针对5G人工智能和高性能计算SoC,这一流程改进有助于三星5纳米至3纳米工艺节点的客户实现最佳功耗、性能、面积 (PPA) 并加速其结果生成时间 (TTR)。

三星电子晶圆设计技术团队副总裁Sangyun Kim 表示:“三星晶圆厂在诸多前沿应用领域为领先客户提供服务,这些领域要求最高水平的设计性能、鲁棒性和电源效率“。通过与新思科技的合作,我们可以为5到3纳米先进工艺节点的客户提供一流的签核流程。”

新思科技经过充分认证的签核流程包括以下解决方案:

PrimeTime®:支持超低电压变化、过孔变异和多输入开关,与SPICE的相关性为3%,总体内存占用减少50%,基于路径的分析性能提高20倍

StarRC™: 将提取的运行时间改善2倍,准确性保持在标准参考1%范围内

StarRC场求解器:作为支持高级节点的黄金参考部署

PrimeECO™:使设计完成速度提高5倍,消除了实现和签核之间代价高昂的迭代

PrimePower:使用RTL模拟矢量提供8倍的门级功率分析

SiliconSmart®:整体性能提高10倍,包括启用新思科技云服务,显著缩短库特征提取的周转时间

新思科技设计集团工程高级副总裁Jacob Avidan表示:“与半导体设计和制造领域的行业领先企业合作是我们能够持续进行设计创新的核心所在“。我们很幸运能够与三星晶圆厂合作,凭借对三星最新先进工艺技术的高度信心,共同推动各种签核技术的创新、扩展性能极限、并降低设计所需的余量。我们期待着在未来的设计和应用领域继续合作。”

本次合作涵盖Fusion Design Platform™签核解决方案的广泛产品组合,包括PrimeTime静态定时分析、PrimeECO设计收敛、PrimePower功耗分析、StarRC提取和SiliconSmart库特征提取。

责任编辑:xj

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 三星电子
    +关注

    关注

    34

    文章

    15891

    浏览量

    182876
  • 新思科技
    +关注

    关注

    5

    文章

    925

    浏览量

    52639
  • 3nm
    3nm
    +关注

    关注

    3

    文章

    236

    浏览量

    14975
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    三星公布首批2纳米芯片性能数据

    三星公布了即将推出的首代2nm芯片性能数据;据悉,2nm工艺采用的是全栅极环绕(GAA)晶体管技术,相比第二代3nm工艺,性能提升5%,功耗效率提高8%,芯片面积缩小5%。
    的头像 发表于 11-19 15:34 1032次阅读

    思科技RTL与功能助力低功耗SoC验证

    在半导体设计中,“”通常被视为一个里程碑。但实际上,这涵盖了多个具有特定目标的独立验证阶段。
    的头像 发表于 10-21 10:15 536次阅读

    三星S26拿到全球2nm芯片首发权 三星获特斯拉千亿芯片代工大单

    搭载。 三星Exynos 2600采用十核心设计(1个超大 + 3个大 + 6个小);超大
    的头像 发表于 07-31 19:47 1482次阅读

    思科技与三星深化合作加速AI和Multi-Die设计

    思科技近日宣布,正与三星代工厂持续紧密合作,为先进边缘AI、HPC和AI应用的下一代设计提供强大支持。双方合作助力共同客户实现复杂设计的成功流片,并缩短设计周期。这些客户可以借助适用于SF2P工艺
    的头像 发表于 07-18 13:54 749次阅读

    回收三星S21指纹排线 适用于三星系列指纹模组

    深圳帝欧电子回收三星S21指纹排线,收购适用于三星S21指纹模组。回收三星指纹排线,收购三星指纹排线,全国高价回收三星指纹排线,专业求购指纹
    发表于 05-19 10:05

    跨越摩尔定律,新思科技掩膜方案凭何改写3nm以下芯片游戏规则

    电子发烧友网报道(文/黄山明)在半导体行业迈向3nm及以下节点的今天,光刻工艺的精度与效率已成为决定芯片性能与成本的核心要素。光刻掩模作为光刻技术的“底片”,其设计质量直接决定了晶体管结构的精准度
    的头像 发表于 05-16 09:36 5451次阅读
    跨越摩尔定律,新<b class='flag-5'>思科</b>技掩膜方案凭何改写<b class='flag-5'>3nm</b>以下芯片游戏规则

    三星在4nm逻辑芯片上实现40%以上的测试良率

    三星电子在 HBM3 时期遭遇了重大挫折,将 70% 的 HBM 内存市场份额拱手送给主要竞争对手 SK 海力士,更是近年来首度让出了第一大 DRAM 原厂的宝座。这迫使三星在 HBM4 上采用
    发表于 04-18 10:52

    千亿美元打水漂,传三星取消1.4nm晶圆代工工艺

    在先进制程领域目前面临重重困难。三星 3nm(SF3)GAA 工艺自 2023 年量产以来,由于良率未达预期,至今尚未
    的头像 发表于 03-23 11:17 1736次阅读

    千亿美元打水漂,传三星取消1.4nm晶圆代工工艺​

    在先进制程领域目前面临重重困难。三星 3nm(SF3)GAA 工艺自 2023 年量产以来,由于良率未达预期,至今尚未获得大客户订单。
    的头像 发表于 03-22 00:02 2369次阅读

    三星已量产第四代4nm芯片

    据外媒曝料称三星已量产第四代4nm芯片。报道中称三星自从2021年首次量产4nm芯片以来,每年都在改进技术。三星现在使用的是其最新的第四代4
    的头像 发表于 03-12 16:07 1.3w次阅读

    三星2025年晶圆代工投资减半

    工厂和华城S3工厂。尽管投资规模有所缩减,但三星在这两大工厂的项目推进上并未止步。 平泽P2工厂方面,三星计划将部分3nm生产线转换到更为先进的2n
    的头像 发表于 01-23 11:32 994次阅读

    三星否认重新设计1b DRAM

    据DigiTimes报道,三星电子对重新设计其第五代10nm级DRAM(1b DRAM)的报道予以否认。 此前,ETNews曾有报道称,三星电子内部为解决12nm级DRAM内存产品面临
    的头像 发表于 01-23 10:04 1298次阅读

    三星电子1c nm内存开发良率里程碑推迟

    据韩媒报道,三星电子已将其1c nm DRAM内存开发的良率里程碑时间推迟了半年。原本,三星计划在2024年底将1c nm制程DRAM的良率提升至70%,以达到结束开发工作、顺利进入量
    的头像 发表于 01-22 15:54 929次阅读

    三星1c nm DRAM开发良率里程碑延期

    据韩媒MoneyToday报道,三星电子已将其1c nm(1-cyano nanometer)DRAM内存开发的良率里程碑时间从原定的2024年底推迟至2025年6月。这一变动可能对三星在HBM4
    的头像 发表于 01-22 14:27 1032次阅读

    三星重启1b nm DRAM设计,应对良率与性能挑战

    近日,据韩媒最新报道,三星电子在面对其12nm级DRAM内存产品的良率和性能双重困境时,已于2024年底作出了重要决策。为了改善现状,三星决定在优化现有1b nm工艺的基础上,全面重新
    的头像 发表于 01-22 14:04 1322次阅读