0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado提供了一种以IP为核心的设计理念

FPGA技术驿站 来源:Lauren的FPGA 作者:Lauren的FPGA 2020-11-20 10:53 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Vivado提供了一种以IP为核心的设计理念,以增强设计复用率并缩短开发周期,同时,面向嵌入式设计,例如基于SoC系列芯片或者使用MicroBlaze的设计,相比于ISE,Vivado提供了更为友好的支持,这里就不得不提到IP集成器(IPI,IP Integrator)。 顾名思义,IP集成器要求设计输入必须是IP,但目前也支持将RTL模块直接添加到IPI中。在嵌入式设计中一定会使用到IPI,最终生成的文件为.bd文件(Block Design),如下图所示。

打开一个Block Design,就像打开一个空白画布一样,根据需要添加相应的IP:在“画布”的空白处点击鼠标右键,选择AddIP或者直接点击快捷栏中的“+”(如下图所示)。在弹出的对话框中输入IP名称,选中IP名称双击或直接拖拽到“画布”中。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 模块
    +关注

    关注

    7

    文章

    2822

    浏览量

    52810
  • 嵌入式
    +关注

    关注

    5186

    文章

    20159

    浏览量

    328991
  • 集成器
    +关注

    关注

    1

    文章

    7

    浏览量

    2288

原文标题:在嵌入式设计中使用ILA

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    利用vivado实现对e200_opensource 蜂鸟E203代的仿真

    分享代E203的vivado调试方法(windows/linux皆可)。比赛小队名:强强联合队。报名编号:CICC1316 1.新建vivado项目 此处注意勾选Do not specify
    发表于 10-31 06:14

    win10环境下使用vivado生成.bit与.mcs文件

    ,这里介绍一种可以直接在windows环境下使用vivado生成system.bit和system.mcs文件的方法。 1.在windows环境安装vivado,准备好e203_hbirdv2工程
    发表于 10-27 08:25

    vcs和vivado联合仿真

    我们在做参赛课题的过程中发现,上FPGA开发板跑系统时,有时需要添加vivadoip核。但是vivado仿真比较慢,vcs也不能直接对添加了vivado
    发表于 10-24 07:28

    Vivado浮点数IP核的些设置注意点

    Vivado浮点数IP核的些设置注意点 我们在vivado2018.3中使用了Floating-point(7.1)IP核,可以自定义其
    发表于 10-24 06:25

    如何在Vivado上仿真蜂鸟SOC,仿真NucleiStudio编译好的程序

    ram的IP就可以 2. 将机器指令初始化到ITCM的bank-ram-IP 生成的机器指令在这里 然后我们需要把它转化为coe文件 我们参考网上的相关代码,做了hex到coe的转换,核心代码实现如下: 读取hex:
    发表于 10-21 11:08

    正点原子FPGA达芬奇PRO核心板无法连接vivado,求救!!!

    我自己画的底板,底板主要提供5V、接地以及JTAG连接器。但是插上XC7A35T的核心板后,vivado显示找不到target(vivado截图见图1)。图2-3是我的底板原理图,原理
    发表于 10-13 16:05

    智多晶VBO_TX IP产品核心亮点

    在当今数字化世界中,视频数据的高速传输对于众多电子设备和应用场景至关重要。智多晶微电子有限公司推出的 VBO_TX IP(基于 V-by-One HS Standard_Ver 1.4 版本协议技术标准)需求
    的头像 发表于 07-01 09:46 765次阅读
    智多晶VBO_TX <b class='flag-5'>IP</b>产品<b class='flag-5'>核心</b>亮点

    AMD Vivado Design Suite 2025.1现已推出

    AMD Vivado Design Suite 2025.1 现已推出,支持 AMD Spartan UltraScale+ 和新代 Versal 器件。这最新版本还新增多项功能
    的头像 发表于 06-16 15:16 1229次阅读

    如何使用One Spin检查AMD Vivado Design Suite Synth的结果

    本文讲述了如何使用 One Spin 检查 AMD Vivado Design Suite Synth 的结果( Vivado 2024.2 例)。
    的头像 发表于 05-19 14:22 1002次阅读
    如何使用One Spin检查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的结果

    一种基于分数阶 PID 直流电机调速的 AGV 控制系统

    设计一种低成本、抗干扰、稳定可靠的 AGV,提出一种基于磁带导航的 AGV 系统。采用 Megawin 公司的80C51单片机控制核心
    发表于 03-25 15:10

    Vivado FIR IP核实现

    Xilinx的FIR IP核属于收费IP,但是不需要像 Quartus那样通过修改license文件来破解。如果是个人学习,现在网络上流传的license破解文件在破解Vivado的同时也破解
    的头像 发表于 03-01 14:44 2589次阅读
    <b class='flag-5'>Vivado</b> FIR <b class='flag-5'>IP</b>核实现

    【「鸿蒙操作系统设计原理与架构」阅读体验】02-华为鸿蒙设计理念

    ,而是个紧密协作的整体 。 分布式软总线技术是 HarmonyOS 分布式架构的核心支撑技术之。它就像是条无形的高速数据通道,通过一种
    发表于 02-23 16:16

    飞凌嵌入式-ELFBOARD-核心板pimmux的配置

    一种方案,每行列出了某引脚的复用功能。列之间可以自由组合出不同的方案,每行只能选择一种功能。下面,
    发表于 01-14 09:31

    电机体化应用提供一种大电流单通道集成电机驱动芯片

    电机驱动芯片 - SS6952T电机体化应用提供一种大电流单通道集成电机驱动方案。SS6952T有路H桥驱动,可
    的头像 发表于 12-18 09:34 890次阅读
    <b class='flag-5'>为</b>电机<b class='flag-5'>一</b>体化应用<b class='flag-5'>提供</b><b class='flag-5'>一种</b>大电流单通道集成电机驱动芯片

    卡诺模型为人工智能领域提供一种全新的视角

    在探索人工智能如何更深层次满足用户需求、提升用户体验的旅程中,卡诺模型(Kano Model)提供个极具价值的理论框架。这模型不仅为产品开发者带来了深刻的洞察力,同时也为人工智能
    的头像 发表于 12-11 10:17 948次阅读