为56G/112G SerDes选择XO/VCXO时钟参考时的设计考量
Silicon Labs（亦称“芯科科技”）近日推出“Clock Talk”时钟线上系列研讨会的第二场随选即播中文演讲主题“为56G/112GSerDes选择XO/VCXO时钟参考时的设计考量”，提供了中文及英文演说版本供用户选择。 为56G/112G SerDes选择XO/VCXO时钟参考时的设计考量
电信、无线基础设施、光学模块、广播视频、医学成像和其他工业市场的下一代参考时钟要求大量采用FPGA、ASIC和SoC，它们使用56G 或112G SerDes 来支持更高的数据速率和带宽功能。SerDes 带宽增加和相关参考时钟的RMS 相位抖动要求之间存在直接的相关性。
随着SerDes 速度的增加，参考时钟所需的 RMS 相位抖动性能随之减少。在本次网络研讨会上，我们概述最新一代FPGA、光学DSP、相干DSP 和网络处理器的参考时钟要求，并重点介绍Si54x Ultra Series XO 和 VCXO 产品家族的关键功能，这些功能可确保参考时钟RMS 相位抖动性能保持在最大限度内；从而为系统设计者在其系统抖动预算中增加了更多馀欲。
责任编辑：lq
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1655文章
22283浏览量
630247 -
时钟
+关注
关注
11文章
1953浏览量
134542 -
网络处理器
+关注
关注
1文章
49浏览量
14428
原文标题：Clock Talk中文随选即播新单元上线－选择XO/VCXO时钟参考的设计考量
文章出处：【微信号：SiliconLabs，微信公众号：Silicon Labs】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
基于TE Connectivity QSFP-DD 112G连接器数据手册的技术解析
TE Connectivity (TE) 堆叠式四通道小型可插拔双密度 (QSFP-DD) 112G连接器和屏蔽罩为数据基础设施提供改进的互连解决方案。QSFP-DD产品支持112G PAM4速度
TE Connectivity QSFP 112G SMT连接器与屏蔽罩技术解析
TE Connectivity QSFP 112G SMT连接器和屏蔽罩可实现每端口高达400Gbps的高速数据传输。 这些连接器支持112G-PAM4调制，并向后兼容，可轻松从现有解决方案升级
WLAN/WiMAX 时钟选型：TCXO/VCXO/OCXO 如何影响 EVM/CFO（含两张对比图）
WLAN/WiMAX 时钟选型：TCXO / VCXO / OCXO 如何决定 EVM/CFO（附工程清单 & 对比曲线）
导读：在 Wi-Fi 6/6E/7 与 WiMAX 项目
发表于 08-25 14:25
Electronica现场演示 | 严苛环境下的56G互连
Demo总动员！ 本次演示，来自于展会现场的第四个Demo，呈现了多个Samtec连接器产品运行在56G速率的优秀性能表现。 【演示细节】 这是一款先进的原型机，融合了Samtec
发表于 07-16 16:59
•1999次阅读
贸泽即日起开售适用于数据中心和网络应用的 全新TE Connectivity QSFP 112G SMT连接器
112G SMT连接器与壳体。QSFP 112G SMT连接器可实现每端口高达400Gbps的高速数据传输，适用于电信、网络、数据中心以及测试和测量等应用。 TE Connectivity
发表于 07-04 14:51
•1369次阅读
差分输出VCXO振荡器 | FCom富士晶振 - 低抖动时钟解决方案
156.25 MHz为例，广泛应用于25G/100G网络接口、交换芯片与分布式时间同步（PTP/IEEE 1588）。搭配 Marvell 88E1512 或 Broadcom BCM84891 时，
发表于 06-24 17:11
数据洪流中的 “摆渡人”！ 200G 光模块硬核护航
200G QSFP56 SR2光模块采用2×100G PAM4双速技术，实现混合组网与能效优化。无缝兼容400G QSFP112/QSFP
从SerDes到SoC，全场景适配的FCom差分晶振设计全解
SerDes，常用于SFP+/QSFP模块
FCO-2L
156.25 MHz
LVPECL
SerDes芯片
MACOM M37046
28G/56G
发表于 05-30 11:53
Serder速率和以太网速率关系
Serder速率从56G向112G甚至224G演进,铜缆传输速率也将向224Gbps发展，目前以太网速率已从1Gbps提升至800Gbps，未来将向1.6Tbps方向发展。Serder速率和以太网
PCB仿真相同损耗下，28G NRZ的产品不能直接升级到56G PAM4？
先生一起翻翻损耗协议，例如看到下面的28G和56G关于光模块损耗的协议时，不禁会感慨，原来28G和56G居然损耗是一样的啊，居然都是要求在基频下主板的损耗
发表于 03-11 11:32
Abracon推出内置XO实时时钟
Abracon近期推出内置XO实时时钟(RTC)是现代电子系统中的核心组件，专为追求极低功耗与高精度时间记录的应用而设计。 与传统基于外部晶体的RTC不同，Abracon的内置XO RTC创新性地将
AB-x36C系列低G灵敏度的超低相位噪声
为-70dBc/Hz至-145dBc/Hz，输出负载为50Ω，输入阻抗为50KΩ，调制带宽为20KHz。应用领域AB-x36C系列VCXO凭
发表于 01-14 09:14
高速线缆在数据中心的应用和解决方案
领域的SerDes速率在56G和112G，在即将到来的224G时代，数据中心通信单端口速率将基于4通道达到800G，8通道达到1.6T，成本
蔡司工业CT设备METROTOM检测连接器质量
AI服务器算力潜能的密钥：攻克互联瓶颈，聚焦高速背板连接器创新。在数据洪流向56G、112G乃至224G的新纪元迸发，高速背板连接器的角色跃升为核心舞台的璀璨明星。它们不仅是数据传输的超级通道，更是
config37中根据DACCLK配置jesd clock，请问下jesd clock大小是跟之前配的serdes pll配置的line rate成40倍关系的吗？
的serdes pll配置的line rate成40倍关系的吗？
关于速率，我fpga上每条line上发送的速率为5Gbps，dac输入的dacclk_p为500M时钟，pll配置D
发表于 12-13 08:02
工商网监
评论