0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vitis AI平台的介绍

FPGA之家 来源:FPGA之家 作者:FPGA之家 2020-10-21 09:40 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Vitis AI:从边缘到云的最佳人工智能推断

Vitis AI 开发环境是 Xilinx 的开发平台,适用于在 Xilinx 硬件平台(包括边缘器件和 Alveo 卡)上进行人工智能推断。它由优化的 IP、工具、库、模型和示例设计组成。Vitis AI 以高效易用为设计理念,可在 Xilinx FPGAACAP 上充分发挥人工智能加速的潜力。

全新 1.2 版本新增了以下功能:

Vitis AI 量化器和 DNNDK 运行时开源

AI Model Zoo 中添加了 14 个新参考模型(Pytorch, Caffe, Tensorflow

Vitis AI 量化器支持优化的模型(剪枝)

更新了 DPU 命名规则,以在所有配置中保持一致

推出面向边缘和云的 Vitis AI Profiler

ONNXRuntime 和 TVM 支持 Vitis AI

新增了对 Alveo U50/U50LV 和 U280 的支持

Alveo U50/U50LV DPU DPUCAHX8H 微架构改进

升级 DPU TRD,以支持 Vitis 2020.1 和 Vivado 2020.1

Vitis AI 支持 Pytorch CNN 通用访问(测试版)

Vitis AI 平台的介绍

◆◆AI 优化器◆◆

有了世界领先的模型压缩技术,我们可以在对精度影响极小的情况下,将模型的复杂性降低 5 至 50 倍。深度压缩可将您的 AI 推断性能提升到一个新的层次。

◆◆AI 量化器◆◆

通过将 32 位浮点权值和激活量转换为 INT8 这样的定点,AI 量化器可在不影响预测精度的情况下,降低计算复杂度。定点网络模型需要的内存带宽更少,因此比浮点网络模型速度更快,电源效率更高。

◆◆AI 编译器◆◆

将 AI 模型映射至高效指令集及数据流。还可执行高级优化任务,如层融合和指令排程等,并可尽量重复使用片上内存。

◆◆AI 配置器◆◆

性能分析器有助于程序员深入分析 AI 推断实现方案的效率和利用率。

◆◆AI 库◆◆

该运行时提供一系列轻量级 C++Python API,其可实现便捷的应用开发。此外,它还提供高效的任务调度、内存管理和中断处理。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Xilinx
    +关注

    关注

    73

    文章

    2206

    浏览量

    131898
  • AI
    AI
    +关注

    关注

    91

    文章

    41107

    浏览量

    302593
  • 人工智能
    +关注

    关注

    1820

    文章

    50324

    浏览量

    266938

原文标题:速来,Xilinx Vitis AI 1.2 开放下载了!

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    曙光云AI全栈平台解锁政企AI新效能

    AI风口席卷政企,能扎进实际场景的实战型AI才是政企刚需!行业空谈AI概念时,曙光云AI全栈平台已将全栈自研技术,转化为政企可感知的真实生产
    的头像 发表于 04-07 15:29 364次阅读

    如何使用AMD Vitis硬件在环功能运行Vitis子系统设计

    到目前为止,本文关于 AMD Versal AIE 验证和 AMD Vitis 新的验证功能的研究,所有内容都基于仿真完成。
    的头像 发表于 04-02 10:29 7166次阅读
    如何使用AMD <b class='flag-5'>Vitis</b>硬件在环功能运行<b class='flag-5'>Vitis</b>子系统设计

    基于Vitis Model Composer完成全流程AI Engine开发

    基于Vitis Model Composer进行AI Engine(AIE)开发,核心优势体现在AIE专属优化、开发流程简化、灵活的适配性、高效验证及量产适配等方面。
    的头像 发表于 12-31 11:20 6321次阅读
    基于<b class='flag-5'>Vitis</b> Model Composer完成全流程<b class='flag-5'>AI</b> Engine开发

    全新AMD Vitis统一软件平台2025.2版本发布

    AMD Vitis统一软件平台 2025.2 版现已推出,此版本为使用 AMD Versal AI Engine 的高性能 DSP 应用提供了更出色的设计环境,还增强了仿真功能以加快复杂设计。
    的头像 发表于 12-12 15:06 859次阅读

    如何在AMD Vitis Unified IDE中使用系统设备树

    您将在这篇博客中了解系统设备树 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 维护来自 XSA 的硬件元数据。本文还讲述了如何对 SDT 进行操作,以便在 Vitis Unified IDE 中实现更灵活的使用场景。
    的头像 发表于 11-18 11:13 3314次阅读
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系统设备树

    同系列性能更强!面向高性能 AI 应用,AXU2CGB-I 有何亮点?

    AXU2CGB-I 是一款基于 AMD Zynq UltraScale+ MPSoC XCZU2CG 的高性能 AI FPGA 开发平台,它在架构、存储配置与接口资源上进行了高规格设计,可用
    的头像 发表于 11-12 16:56 1543次阅读
    同系列性能更强!面向高性能 <b class='flag-5'>AI</b> 应用,AXU2CGB-I 有何亮点?

    AMD Vitis AI 5.1测试版现已开放下载

    AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经网络处理单元( NPU )的支持。Vitis A
    的头像 发表于 11-08 09:24 1448次阅读

    AMD Vitis AI 5.1测试版发布

    AMD Vitis AI 5.1全新发布——新增了对 AMD Versal AI Edge 系列神经网络处理单元 (NPU) 的支持。Vitis A
    的头像 发表于 10-31 12:46 997次阅读

    【「AI芯片:科技探索与AGI愿景」阅读体验】+AI的科学应用

    和关联性 AI驱动科学:研究和模拟人类思维和认识过程。 本章节作者为我们讲解了第五范式,介绍了科学发现的一般方法和流程等。一、科学发现的5个范式 第一范式:产生于公元1000年左右的阿拉伯世界和欧洲
    发表于 09-17 11:45

    【「AI芯片:科技探索与AGI愿景」阅读体验】+AI芯片的需求和挑战

    ②Transformer引擎③NVLink Switch系统④机密计算⑤HBM FPGA: 架构的主要特点:可重构逻辑和路由,可以快速实现各种不同形式的神经网络加速。 ASIC: 介绍了几种ASIC AI芯片
    发表于 09-12 16:07

    LambdaTest推出全球首个AI智能体测试平台

    领先的AI原生测试平台LambdaTest已推出其智能体对智能体测试(Agent-to-Agent Testing)平台的封闭测试版。这是全球首个专为验证与评估AI智能体而设计的
    的头像 发表于 08-26 17:37 1166次阅读

    全新AMD Vitis统一软件平台2025.1版本发布

    全新 AMD Vitis 统一软件平台 2025.1 版正式上线!此最新版本为使用 AMD Versal AI 引擎的高性能 DSP 应用提供了改进后的设计环境。
    的头像 发表于 06-24 11:44 1938次阅读

    使用AMD Vitis Unified IDE创建HLS组件

    这篇文章在开发者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 传统 IDE) 的基础上撰写,但使用的是 AMD Vitis Unified IDE,而不是之前传统版本的
    的头像 发表于 06-20 10:06 2553次阅读
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE创建HLS组件

    如何使用AMD Vitis HLS创建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 来创建一个 HLS IP,通过 AXI4 接口从存储器读取数据、执行简单的数学运算,然后将数据写回存储器。接着会在 AMD Vivado Design Suite 设计中使用此 HLS IP,并使用嵌入式 Vitis
    的头像 发表于 06-13 09:50 2246次阅读
    如何使用AMD <b class='flag-5'>Vitis</b> HLS创建HLS IP

    【「零基础开发AI Agent」阅读体验】+读《零基础开发AI Agent》掌握扣子平台开发智能体方法

    储备。然后介绍AI Agen的主流平台,接着说明了扣子平台开发AI Agent的流程和策略,然后对其插件、工作流、图像流、知识库等功能模块进
    发表于 05-14 19:51