0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

差分线的长度如何匹配?

h1654155971.8456 来源:搜狐网 作者:搜狐网 2020-09-26 11:50 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

一台设备在输入HDMI信号时测试辐射特性,主要是HDMI的CLK频率及其倍频的辐射强度易超标,有时换一条HDMI线缆或者换一台作为信源的PC后,被测机器的测试结果也会有数dB甚至十多dB的变化,一时让很多硬件工程师头疼不已。

问题的分析

造成HDMI辐射超标的原因有多种可能,就不一一分析了,这里只重点谈谈与差分线传输线长度差有关的问题。

理想情况下,差分信号是正负对称的,其共模份量为零或者只有直流份量,如图1所示。如果差分线的正负传输线长度不等,造成传输时间不一致,实际上就是信号在时间轴上的不对称,在终端负载电阻上就能观察到图2所示的波形。

显然此时的正负波形不能严格对称,差分电路中的正负电流无法抵消,于是其电源中就有共模电流份量在流动。

研究过EMI的人都知道,共模辐射是最难对付的。

图1

图2

差分信号转共模信号的现象,在李玉山教授翻译的Bogatin的《信号完整性》一书中第11.15章和11.16章中对此有详细的解释。

书中给出的指导原则是差分线的长度偏差必须在上升沿空间拓展的20%以内,如果上升时间是100ps,那么长度差应该控制在100mil以内(以FR4材质的PCB为例),否则会引起EMI问题。

用实验来验证

让我们先用实验来验证一下上面的分析,看看能否能证实这个推断。

实际测量一下差分信号,如图3所示,图中最下面一条图形为共模电压份量,很明显在波形正负边沿交叉的时候的确有脉冲输出。

图3

我们随机选取了10条HDMI线,使用网络分析仪测试了每条线的CLK差分线的时延差,因为时延差直接反映了正负传输线的长度差,10条线的时延差如表1中所示。

表1

接下来,分别选两台EMI测量用PC作为HDMI信源,接上负载,然后测量每条线所产生的共模电压的峰峰值,如表2中所示,将它们绘制在图4中。

表2

从图4中,我们可以看到直观的看到:只要时延差(横轴表示)大的,无论是正值还是负值,其共模电压幅度(纵轴表示)均较高,且两台电脑呈现相同的趋势。这就是说时延差大的,也就差分线长度匹配差异越大,产生的共模电压越高。

图4

在随后的辐射测试中,保持测试电脑(PC1)及被测机器不变,依次更换10条HDMI线,其结果印证了我们的预计,数据详见表3。

为了图形的清晰,选择共模电压最小、中间、最大的8#、4#、0#这3条线的测试数据用图形表示,如图6所示。

0#线时延差最大,辐射也最大;8#线时延差最小,辐射也最小。

绝大部分频率点上的辐射特性强弱与共模电压大小几乎都有直接的对应关系。

表3

图6

以上实验说明差分线长度的不匹配程度越大,共模辐射也越大,也就解释了换用不同的HDMI线其辐射测试结果相差甚远的原因。

关于眼图的X轴抖动

通过前面的分析,我们自然会联想到信号在时间轴上的不对称一定会影响眼图的质量,如X轴上的抖动范围会更大,因为差分信号的边沿更容易触碰模板了,如图7所示。

图7

需要注意的是,长度匹配是指芯片到芯片(即差分信号发送端到接收端)之间的链路,并不是对PCB走线的单一要求。

经与IC供应商了解后发现,其内部的差分线金线的长度差有时可以达到40-60mil这样的数值,显然是不能被忽略的。

在芯片供应商提供了IC内部每条差分线金线的长度后,要求PCB工程师根据此数据将差分走线的进行长度匹配,总偏差控制在10-20mil(注意:是同一对差分线的正负线长度差,不是差分对与差分对的长度差)。

某产品在仅仅改善了差分线的长度匹配之后,眼图测试中触碰模板的数量便大幅度得到改善,如表4所示,水平轴上的抖动也从148ps降低到122ps,确定性抖动与总抖动也有不同程度的下降,如图8所示。

表4

图8

小 结

差分电路的好处是在于对称,包括传输线的长度对称,倘若做不到,差分信号转共模信号后会带来EMI和眼图等问题。上升沿速度越快,对差分长度匹配要求越高。

对于在PCB板上的差分传输线,必须考虑差分芯片收发整个链路的长度差,这一点在设计中常常被忽略。

信号上升沿在100ps级别时,笔者认为Bogatin提出的100mil匹配要求(FR4材质PCB)对于EMI来说还是有很大风险的,差分线的长度匹配控制在10-20mil以内比较稳妥。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 差分线
    +关注

    关注

    0

    文章

    39

    浏览量

    9217

原文标题:深度分析:差分线的长度匹配问题

文章出处:【微信号:eda365wx,微信公众号:EDA365电子论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    关于伺服电缆长度问题的详解

    伺服电缆作为工业自动化系统中的关键组件,其长度问题直接影响设备性能与系统稳定性。本文将围绕伺服电缆长度对信号传输、电磁干扰、电压降及安装维护的影响展开深度解析,并提供专业解决方案。 一、电缆长度
    的头像 发表于 11-01 07:40 506次阅读

    极细同轴线长度如何影响高速信号同步?

    在高速信号系统中,极细同轴线束的长度会直接影响信号同步、分完整性和系统误码率。随着速率不断提高,设计人员对线长匹配的要求也越来越严格。只有在设计、制造和应用的全过程中都重视这一问题
    的头像 发表于 09-22 15:02 1284次阅读
    极细同轴线<b class='flag-5'>长度</b><b class='flag-5'>差</b>如何影响高速信号同步?

    PCB分线,最重要是整整齐齐

    分走线对称性的影响
    的头像 发表于 09-09 15:30 509次阅读
    PCB<b class='flag-5'>差</b><b class='flag-5'>分线</b>,最重要是整整齐齐

    Texas Instruments THS6232分线路驱动器数据手册

    Texas Instruments THS6232分线路驱动器采用电流反馈架构,可提供高输出电流和低失真性能。该器件面向宽带、高速、电力线通信(HPLC)线路驱动器应用,这些应用在驱动重线路负载时需要高线性度。
    的头像 发表于 07-24 14:35 495次阅读
    Texas Instruments THS6232<b class='flag-5'>差</b><b class='flag-5'>分线</b>路驱动器数据手册

    大型数据中心中的分晶体振荡器应用与频率匹配方案解析

    介绍分晶体振荡器在数据中心中在交换芯片、AI服务器、存储控制器等场景下的频率匹配和接口设计方案。
    的头像 发表于 07-16 08:00 1352次阅读
    大型数据中心中的<b class='flag-5'>差</b>分晶体振荡器应用与频率<b class='flag-5'>匹配</b>方案解析

    中型数据中心中的分晶体振荡器应用与匹配方案

    、Marvell Prestera 98CX84xx 匹配原因: BCM芯片SerDes链路对频稳与低抖动极为敏感,FCO-5L满足±25ppm与0.2ps抖动,确保大带宽数据同步。 线路布置建议: 分对保持走
    发表于 07-01 16:33

    SN65LVDS180PW TI高速分线驱动器和接收器的技术规格、EDA模型与数据手册分享

    SN65LVDS180PW TI高速分线驱动器和接收器的技术规格、EDA模型与数据手册分享
    的头像 发表于 06-11 17:36 751次阅读
    SN65LVDS180PW   TI高速<b class='flag-5'>差</b><b class='flag-5'>分线</b>驱动器和接收器的技术规格、EDA模型与数据手册分享

    小型数据中心中的分晶体振荡器应用与匹配方案

    FCom富士晶振在小型数据中心的应用方案,涵盖分晶体振荡器在交换机、路由器、NIC、NAS/SAN和光纤通信中的匹配建议。
    的头像 发表于 06-11 15:02 1288次阅读
    小型数据中心中的<b class='flag-5'>差</b>分晶体振荡器应用与<b class='flag-5'>匹配</b>方案

    CCG2 type-c to DP 在layout时的注意事项是什么,分线阻抗多少欧?

    我想问下CCG2type-c to DP 在layout时的注意事项是什么,分线阻抗多少欧。
    发表于 05-30 07:23

    PCB设计100问

    一个输出端的时钟信号线,如何实现分布线? 要用分布线一定是信号源和接收端也都是分信号才有意义。所以对只有一个输出端的时 钟信号是无法使用分布线的。 6、接收端
    发表于 05-21 17:21

    PCB分线设计本身就是优秀的EMC设计实践#PCB设计 #PCB分线 #为昕科技 #国产PCB软件

    pcb
    上海为昕科技有限公司
    发布于 :2025年05月13日 11:45:47

    DAC5675A分输入端分线长、线距是否有特殊要求?

    关于布局布线DAC5675A器件,由于该器件是高速器件,在PCB方面需要向您请教: 1、分输入端分线长、线距是否有特殊要求? 2、分时钟走线是否有特殊要求?
    发表于 01-14 06:41

    ADS5474在PCB布线时,数据输出和时钟输出共16对分线需不需要保持等长,如果要的话误差可以控制在多少个mil?

    请问ADS5474在PCB布线时,数据输出和时钟输出共16对分线需不需要保持等长,如果要的话误差可以控制在多少个mil?
    发表于 01-13 07:01

    DA3482的LVPECL输入接口电路配置图,这里分线分别连150欧的电阻接地有什么作用?

    下图是DA3482 的LVPECL输入接口电路配置图,这里分线分别连150欧的电阻接地有什么作用?
    发表于 12-20 09:09

    浅谈瑞盟科技·MS2574/2574T/2574SS——高速、四通道分线路驱动器

    MS2574/MS2574T/MS2574SS是一款高速、低功耗的四通道分线路驱动芯片,用于平衡或非平衡的数字数据传输。提供FAE支持,欢迎咨询了解
    的头像 发表于 12-19 15:20 1574次阅读
    浅谈瑞盟科技·MS2574/2574T/2574SS——高速、四通道<b class='flag-5'>差</b><b class='flag-5'>分线</b>路驱动器