FPGA程序设计：如何封装AXI_SLAVE接口IP
在FPGA程序设计的很多情形都会使用到AXI接口总线，以PCIe的XDMA应用为例，XDMA有两个AXI接口，分别是AXI4 Master类型接口和AXI-Lite Master类型接口，可通过M_AXI接口对数据进行读取操作，此时设计一个基于AXI-Slave接口的IP进行数据传输操作就非常的方便。
封装的形式并不复杂，只是略微繁琐，接下来一步一步演示如何封装AXI_SLAVE接口IP：
1、创建工程
2、选择Create AXI4 Perpheral，点击next
设置保存路径，也可默认：
3、设置保存路径：
4、设置封装的接口类型：
5、选择Verify Peripheral IP using AXI4 IP
6、对IP进行修改：
在S00_AXI.v中编辑：
7、保存工程
如果不慎将初始的IP封装界面关掉的话，在Tools下选择Create and Package New IP，选择Package your current project,NEXT之后选择open（你会看到的）。
设置ID位宽，该选项主要用于outstanding传输：
设置数据位宽，根据需要自行设计：
如果出现Merge提示的话，点击，选择覆盖参数。
最后选择重新封装IP，就得到属于自己的AXI_SLAVE接口IP啦！
在刚刚设置的ip_repo2文件目录下可以看到IP：
编辑：hfy
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1655文章
22282浏览量
630059 -
AXI
+关注
关注
1文章
143浏览量
17781
发布评论请先 登录
相关推荐
热点推荐
利用开源uart2axi4实现串口访问axi总线
，可以实现跨fpga平台使用。利用uart2axi4我们可以通过python，轻松访问axi4_lite_slave寄存器，大大方便fpga工程师进行系统调试和定位bug。
使用AXI4接口IP核进行DDR读写测试
本章的实验任务是在 PL 端自定义一个 AXI4 接口的 IP 核，通过 AXI_HP 接口对 PS 端 DDR3 进行读写测试，读写的内存
Xilinx高性能NVMe Host控制器IP+PCIe 3.0软核控制器IP，纯逻辑实现，AXI4和AXI4-Stream DMA接口，支持PCIe 3.0和4.0
）读写、DMA读写和数据擦除功能，提供用户一个简单高效的接口实现高性能存储解决方案。NVMe AXI4 Host Controller IP读写的顺序传输长度是RTL运行时动态可配置的，最小
发表于 11-14 22:40
NVMe高速传输之摆脱XDMA设计43：如何上板验证？
PCIE 集成块版本、 AXI 位宽配置、 最大提交队列深度、 最大提交队列数量。
NVMe IP之AXI4总线分析
时，需要通过AXI互联IP（AXI Interconnect）来实现多对多的拓扑结构 ，如图3所示。Interconnect拥有多个 Master/Slave
发表于 06-02 23:05
NVMe控制器IP设计之接口转换
这是NVMe控制器IP设计系列博客之一，其他的见本博客或csdn搜用户名：tiantianuser。相关视频见B站用户名：专注与守望。
接口转换模块负责完成AXI4接口与控制器内部的自
发表于 05-10 14:33
智多晶eSPI_Slave IP介绍
eSPI总线具有低功耗、管脚数量少、高效的数据传输等优点，常用于与EC、BMC、SIO等外设的通信，是PC中CPU与这些外设通信的主流协议。智多晶eSPI_Slave IP符合eSPI标准规范，支持相关协议属性。
一文详解Video In to AXI4-Stream IP核
Video In to AXI4-Stream IP核用于将视频源(带有同步信号的时钟并行视频数据，即同步sync或消隐blank信号或者而后者皆有)转换成AXI4-Stream接口形
AXI 接口设计避坑指南：AXI接口笔记
AXI接口笔记 第一章 问题记录 第1节 接收数据全0或全1 1.1 问题现象 上图中，pixel_data_o是EC IP核输出的图像数据，正确的话会如上图所示，图像数据每个时钟会变化并且值
ZYNQ基础---AXI DMA使用
Xilinx官方也提供有一些DMA的IP，通过调用API函数能够更加灵活地使用DMA。 1. AXI DMA的基本接口 axi dma IP
工商网监
评论