FPGA程序设计：如何封装AXI_SLAVE接口IP
在FPGA程序设计的很多情形都会使用到AXI接口总线，以PCIe的XDMA应用为例，XDMA有两个AXI接口，分别是AXI4 Master类型接口和AXI-Lite Master类型接口，可通过M_AXI接口对数据进行读取操作，此时设计一个基于AXI-Slave接口的IP进行数据传输操作就非常的方便。
封装的形式并不复杂，只是略微繁琐，接下来一步一步演示如何封装AXI_SLAVE接口IP：
1、创建工程
2、选择Create AXI4 Perpheral，点击next
设置保存路径，也可默认：
3、设置保存路径：
4、设置封装的接口类型：
5、选择Verify Peripheral IP using AXI4 IP
6、对IP进行修改：
在S00_AXI.v中编辑：
7、保存工程
如果不慎将初始的IP封装界面关掉的话，在Tools下选择Create and Package New IP，选择Package your current project,NEXT之后选择open（你会看到的）。
设置ID位宽，该选项主要用于outstanding传输：
设置数据位宽，根据需要自行设计：
如果出现Merge提示的话，点击，选择覆盖参数。
最后选择重新封装IP，就得到属于自己的AXI_SLAVE接口IP啦！
在刚刚设置的ip_repo2文件目录下可以看到IP：
编辑：hfy
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1603文章
21328浏览量
593286 -
AXI
+关注
关注
1文章
126浏览量
16292
发布评论请先 登录
相关推荐
XILINX FPGA IP之AXI Traffic Generator
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列（流量）。
Xilinx FPGA IP之Block Memory Generator AXI接口说明
之前的文章对Block Memory Generator的原生接口做了说明和仿真，本文对AXI接口进行说明。
ZYNQ的ARM和FPGA数据交互——AXI交互最重要的细节
大部分器件的接口要求，提供互联架构的灵活性与独立性。
(1)AXI总线
总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线、地址线、控制线等构成。在ZYNQ中支持三种AXI总线
发表于 11-03 10:51
LogiCORE IP AXI UART 16550内核简介
LogiCORE IP AXI 通用异步接收发送器 (UART) 16550 连接到高级微控制器总线架构 (AMBA) AXI，为异步串行数据传输提供控制器接口。该软
LogiCORE JTAG至AXI Master IP核简介
LogiCORE JTAG至AXI Master IP核是一个可定制的核，可生成AXIAXI总线可用于处理和驱动系统中FPGA内部的AXI信号。AX
什么是AXI？AXI如何工作？
Xilinx 从 Spartan-6 和 Virtex-6 器件开始采用高级可扩展接口 (AXI) 协议作为知识产权 (IP) 内核。Xilinx 继续将 AXI 协议用于针对 7 系
LogiCORE IP AXI4-Stream FIFO内核解决方案
LogiCORE IP AXI4-Stream FIFO内核允许以内存映射方式访问一个AXI4-Stream接口。该内核可用于与AXI4-S
基于Xilinx FPGA AXI-EMC IP的EMIF通信测试
外部存储器接口（ EMIF ）通信常用于FPGA和DSP之间的数据传输，即将FPGA作为DSP的外部SRAM、或者协同处理器等。Xilinx提供了AXI-EMC
AXI VIP当作master时如何使用？
AXI接口虽然经常使用，很多同学可能并不清楚Vivado里面也集成了AXI的Verification IP，可以当做AXI的master、
自定义AXI-Lite接口的IP及源码分析
在 Vivado 中自定义 AXI4-Lite 接口的 IP，实现一个简单的 LED 控制功能，并将其挂载到 AXI Interconnect 总线互联结构上，通过 ZYNQ 主机控制
发表于 06-25 16:31
•2054次阅读
Xilinx FPGA AXI4总线（二）用实例介绍5个读写通道
AXI4协议是一个点对点的主从接口协议，数据可以同时在主机（Master）和从机（Slave）之间**双向** **传输** ，且数据传输大小可以不同。
发表于 06-21 15:26
•1742次阅读
简单讲解AXI Interconnect IP核的使用方法
最近需要用到AXI接口的模块，xilinx的IP核很多都用到了AXI总线进行数据和指令传输。如果有多个设备需要使用AXI协议对
FPGA AXI4协议学习笔记(三)
上文FPGA IP之AXI4协议1_信号说明把AXI协议5个通道的接口信息做了说明，本文对上文说的信号进行详细说明。
工商网监
评论