0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Samsung Foundry推出第一款采用FinFET晶体管结构的14nm工艺芯片

lhl545545 来源:芯智讯 作者:浪客剑 2020-09-14 15:18 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

毫无疑问,台积电目前是晶圆代工市场的老大,其最新的5nm工艺已经量产,并且独家拿下了苹果A14处理器的订单。不过,近两年三星也在不断的发力晶圆代工业务,不仅投入大笔资金建设先进的晶圆厂,同时也在工艺制程上加速的追赶。虽然,目前三星在市场份额上与台积电有着很大的差距,但是技术上的差距正在缩小。去年,台积电的创始人张忠谋在接受媒体采访时也表示,“台积电跟三星的战争绝对还没结束,我们只是赢了一两场battle(战役),整个war(战争)还没有赢。”

在2020世界人工智能大会期间的“万物智联·芯火燎原”人工智能芯片创新主题论坛上,三星电子高级副总裁Moonsoo Kang介绍了三星Foundry是如何通过提供最佳的Silicon(硅)解决方案来帮助AI芯片实现的。同时,他也介绍了三星Foundry在晶圆代工领域的概况及最新的进展。

▲Moonsoo Kang是Samsung Foundry市场战略团队负责人,负责与工艺技术、设计IP和封装解决方案有关的Samsung Foundry的战略规划和路线图

众所周知,近年来人工智能技术发展迅猛,而对于人工智能来说,算力是极为重要的关键因素之一。而对于人工智能计算来说,最开始的载体是通用型CPU,因为其相对于AI计算来说,非常的灵活。但是随着AI对于算力要求的越来越高,GPU开始成为了AI训练的首选计算架构,因为其相比CPU来说,更加的高效。而现在,相比GPU更加高效的定制型AI芯片开始逐渐成为了AI计算架构的首选。

目前,CPU仍占据当今数据中心AI推理(Inference)应用市场的主导地位,同时在数据中心AI训练应用市场,GPU则占据着主导地位。但是,根据研究机构的数据显示,预计到到2025年,定制型AI芯片将占据数据中心AI推理应用市场40%的份额,在数据中心AI训练应用市场,AI芯片的份额将达到50%。

半导体芯片领域,我们可以看到的另一个趋势则是,高端制程的逻辑工艺变得越来越昂贵,先进工艺的硅片制造成本越来越高,这也使得先进技术节点的芯片设计成本也随之迅速增加。此外,并非采用先进的工艺,所有SoC内部的模块都能以相同的方式体验高级技术节点的好处。基于此,将传统的SoC芯片分解成分为多个小芯片(Chiplet),每个小芯片可以根据不同的需求选择不同的制程工艺,然后通过先进的封装技术将其封装在一起,这将使得芯片变得更加的高效和经济。

基于这两大趋势,Samsung Foundry也针对性的提供了相应的工艺、IP和封装技术来助力AI行业。

Moonsoo Kang首先介绍了Samsung Foundry在开发硅片先进制程技术方面的历史。比如,在行业中率先在32/28nm工艺上引进了High-K金属栅极技术;随后又在Foundry行业中领先推出第一款采用FinFET晶体管结构的14nm工艺芯片;第一款基于EUV光罩技术的量产7nm芯片;三星还全球率先在3nm技术中引入全环栅极晶体管技术(Gate-all-around transistor,简称GAA)。

Moonsoo Kang表示,硅晶体管多年其就已从平面(Planar)演变到立体的FinFET,来实现更好的面积和电压减缩,现在为了进一步改善并克服FinFET的短通道效应,Samsung Foundry引入了全环栅极的新型晶体管架构(GAA),借助这项新技术,可以进一步降低晶体管的工作电压,从而实现更节能的计算,这对于AI应用至关重要。同样,对于GAA器件,器件宽度会随着纳米片(Nano sheet)通道的垂直堆叠的增加而增加,因此可以实现性能提升的同时,而不会造成面积损失。这项技术可较小的硅片面积中实现更低的能耗和更多的计算能力,作为差别化的技术开发。

根据三星此前公布的数据显示,三星电子已经成功攻克了3nm和1nm工艺所使用的GAA工艺技术,其将在2021年推出基于3nm GAA工艺,相比现有的7nm工艺来说,可实现芯片面积减少45%,功耗降低50%或性能提高35%,预计将于2022年开启大规模量产。

此外,三星还拥有特殊工艺技术来提供差别化的解决方案。比如开发了28nm FD-SOI工艺,并提供了嵌入式非易失性存储器解决方案,包括eFlash和eMRAM。并且三星还正在18nm节点上开发第二代FD-SOI技术。此外,三星还在FD-SOI工艺上提供eNVM解决方案,以实现最终的低功耗应用。

“我们的FD-SOI技术为节能解决方案提供了平台,并且,借助嵌入式非易失性存储器(如eFlash和eMRAM),有可能实现模拟类型的内存计算,与传统的基于数字逻辑的计算架构相比,其功耗更低、面积更小、处理速度更快。”Moonsoo Kang介绍到。

但是,仅仅依靠先进的靠硅制程技术并不一定能提供出色的芯片,要制造出具有竞争力的芯片,还需要其他优秀的设计IP组合。

对此,Samsung Foundry提供了全套的设计IP来支持AI和HPC应用以及移动应用,比如,各种内存接口IP(例如HBM2/2e,GDDR6,DDR5/4和LPDDR5/4)、最高速度可达112G的Serdes IP、高速接口(例如PCIe,MIPIUSB)、Die-to-die接口串行和并行类型。

Moonsoo Kang表示,这些IP并非都是由我们的IP合作伙伴或Samsung Foundry内部开发,并经过所有测试和硅验证的。

此外,封装技术也是Samsung Foundry的技术解决方案的一部分。正如前面提到的,随着异构整合、Chiplet的发展,先进封装技术正成为推动芯片产业发展的关键技术。Samsung Foundry提供并继续开发各种针对AI产品优化的封装解决方案。

比如,可提供使用硅片和RDL中介层(interposer)连接逻辑和高带宽存储器,或逻辑和逻辑芯片的2.5D水平方向集成解决方案。该2.5D集成解决方案可从4个HBM集成进一步扩展到6和多于8个HBM集成。此外,Samsung Foundry还提供3D-TSV芯片堆叠集成解决方案,其中一个芯片位于另一个芯片的顶部,以实现极高的带宽。随着焊盘间距小至10um,3D集成解决方案将进一步扩展到晶圆对晶圆键合和芯片对晶圆技术。

对于AI芯片来说,性能尤为重要,但是功耗也是一个关键,尤其是对于耗电量巨大的数据中心类型的AI芯片而言。因此需要提供优秀的电源完整性(PI)解决方案。

随着计算能力的提高,开关噪声或功率纹波成为关键问题,作为一种解决方案,晶体管附近的高密度硅电容器可以减少电源噪声并提高PI。Samsung Foundry提供了各种电容器解决方案来帮助增强PI,具有高电容密度的集成堆栈电容器(Integrated Stack Capacitor)可以集成在硅片中介层内部或作为分立芯片。集成的堆栈电容器可以显著改善输电网络的峰值阻抗和电压降(如下图片所示)。还提Samsung Foundry供MIM(金属绝缘体金属)电容器和EPS(嵌入式无源基板),以进一步增强电源完整性。

以上,我们介绍了Samsung Foundry的硅工艺技术,设计IP和封装技术,但是,这些技术组件不只是作为离散组件提供,它们是一个完整且客户友好的生态系统,简称为SAFE(Samsung Advanced Foundry Ecosystem),可提供“一站式”解决方案。

Moonsoo Kang表示,百度的昆仑AI芯片就是采用了三星SAFE平台,成功开发了出了同类最佳的AI芯片,该产品采用了Samsung Foundry的14nm逻辑工艺,SAFE可靠的IP解决方案和设计方法和HBM一起构建在2.5D硅片中介层PKG。

根据此前的资料显示,百度昆仑AI芯片基于三星14nm工艺,支持PCIE 4.0*8,内建HBM内存、512GB/s内存带宽,性能高达260TOPS,功耗仅150W。去年下半年百度昆仑AI芯片就已成功流片,目前已经成功量产,并应用于百度的智能云业务。
责任编辑:pj

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54706

    浏览量

    471497
  • AI
    AI
    +关注

    关注

    91

    文章

    42239

    浏览量

    303269
  • 人工智能
    +关注

    关注

    1821

    文章

    50552

    浏览量

    267989
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    2SC6096 NPN双极晶体管:设计应用与性能解析

    多种应用场景中都展现出了出色的性能。 文件下载: ENA0434-D.PDF 产品概述 2SC6096是一款耐压100V、电流2A的NPN单PCP封装双极晶体管。其应用广泛,涵盖了DC / DC
    的头像 发表于 05-26 13:50 107次阅读

    深入解析MJE371G:一款实用的PNP硅晶体管

    深入解析MJE371G:一款实用的PNP硅晶体管 在电子工程师的日常设计工作中,晶体管是不可或缺的基础元件。今天,我们来详细探讨一款由安森美(onsemi)
    的头像 发表于 05-21 14:05 129次阅读

    7nm FinFET 工艺:局部版图效应 LLE 标准化实测体系全解析

    在本系列上篇中,我们阐述了核心技术难题:先进CMOS工艺制程下,晶体管性能不再仅由标称尺寸决定,周边版图布局成为关键影响因素。(当版图成为器件物理:深纳米时代,应力相关LLE如何重塑先进CMOS技术
    的头像 发表于 05-09 10:09 228次阅读
    7<b class='flag-5'>nm</b> <b class='flag-5'>FinFET</b> <b class='flag-5'>工艺</b>:局部版图效应 LLE 标准化实测体系全解析

    剖析 FDS9934C 互补晶体管:特性、参数与应用考量

    FDS9934C 是一款双 N 沟道和 P 沟道增强模式功率场效应晶体管采用了 Fairchild 先进的 PowerTrench 工艺。这种
    的头像 发表于 04-20 15:25 192次阅读

    技术报告 | Gate 和 Fin Space Variation 对应力调制及 FinFET 性能的影响

    (FinPitch);机械应力;晶体管性能概述先进CMOS工艺节点的器件缩微正面临愈发严峻的挑战,究其原因在于光刻工艺的固有局限,以及三维晶体管集成方案的复杂度攀升。这
    的头像 发表于 01-22 15:03 790次阅读
    技术报告 |  Gate 和 Fin Space Variation 对应力调制及 <b class='flag-5'>FinFET</b> 性能的影响

    国产芯片真的 “稳” 了?这家企业的 14nm 制程,已经悄悄渗透到这些行业…

    最近扒了扒国产芯片的进展,发现中芯国际(官网链接:https://www.smics.com)的 14nm FinFET 制程已经不是 “实验室技术” 了 —— 从消费电子的中端处理器,到汽车电子
    发表于 11-25 21:03

    AI如何重塑模拟和数字芯片工艺节点迁移

    工艺技术的持续演进,深刻塑造了当今的半导体产业。从早期的平面晶体管到鳍式场效应晶体管FinFET),再到最新的全环绕栅极(GAA)架构,每
    的头像 发表于 10-24 16:28 1728次阅读
    AI如何重塑模拟和数字<b class='flag-5'>芯片</b><b class='flag-5'>工艺</b>节点迁移

    18A工艺大单!英特尔将代工微软AI芯片Maia 2

    。   英特尔18A工艺堪称芯片制造领域的项重大突破,处于业界2纳米级节点水平。它采用了两项极具创新性的基础技术——RibbonFET全环绕栅极
    的头像 发表于 10-21 08:52 6383次阅读

    多值电场型电压选择晶体管结构

    多值电场型电压选择晶体管结构 为满足多进制逻辑运算的需要,设计了一款多值电场型电压选择晶体管。控制二进制电路通断需要二进制逻辑门电路,实际上是对电压的
    发表于 09-15 15:31

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    。 叉行片:连接并集成两个晶体管NFET和PFET,它们之间同时被放置层不到10nm的绝缘膜,放置缺陷的发生。 CFET:属于下晶体管
    发表于 09-15 14:50

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话

    。那该如何延续摩尔神话呢? 工艺创新将是其途径之芯片中的晶体管结构正沿着摩尔定律指出的方向
    发表于 09-06 10:37

    Nexperia推出采用铜夹片封装的双极性晶体管

    基础半导体器件领域的高产能生产专家Nexperia(安世半导体)近日宣布扩展其双极性晶体管(BJT)产品组合,推出12采用铜夹片封装(CFP15B)的MJD式样的双极性
    的头像 发表于 07-18 14:19 2785次阅读

    体硅FinFET和SOI FinFET的差异

    在半导体制造领域,晶体管结构的选择如同建筑中的地基设计,直接决定了芯片的性能上限与能效边界。当制程节点推进到22nm以下时,传统平面晶体管
    的头像 发表于 06-25 16:49 2728次阅读
    体硅<b class='flag-5'>FinFET</b>和SOI <b class='flag-5'>FinFET</b>的差异

    代高速芯片晶体管解制造问题解决了!

    在半导体工艺演进到2nm,1nm甚至0.7nm等节点以后,晶体管结构该如何演进?2017年,im
    发表于 06-20 10:40

    无结场效应晶体管器件结构工艺

    现有的晶体管都是基于 PN 结或肖特基势垒结而构建的。在未来的几年里,随着CMOS制造技术的进步,器件的沟道长度将小于 10nm。在这么短的距离内,为使器件能够工作,将采用非常高的掺杂浓度梯度。
    的头像 发表于 06-18 11:43 1572次阅读
    无结场效应<b class='flag-5'>晶体管</b>器件<b class='flag-5'>结构</b>与<b class='flag-5'>工艺</b>