0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

剖析IDT 9ZXL1951D 19路输出零延迟时钟驱动器方案

电子工程师 来源:中电网 作者:中电网 2021-04-05 22:47 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

IDT公司的9ZXL1951D是19路输出零延迟时钟驱动器,具有用于PCIe和CPU的第二代增强性能缓冲器,满足所有发表过的QPI/UPI, DB2000Q和PCIe Gen1–5抖动指标.器件的ZDB模式相位抖动器:

PCIe Gen5 CC < 24fs RMS (低带宽),QPI/UPI 11.4GB/s < 110fs RMS (低带宽),IF-UPI附加抖动< 130fs RMS (低带宽);而Fanout缓冲器模式附加相抖动器: PCIe Gen5 CC < 15fs RMS,DB2000Q 附加抖动 < 25fs RMS,QPI/UPI 11.4GB/s < 40fs RMS,IF-UPI 附加抖动 < 70fs RMS,周期到周期的抖动<50ps,输出到输出偏差<50ps. LP-HCSL输出,

每个输出对可省略多达4个电阻,9个可选择SMBus地址.工作温度-40℃ 到 +85℃ .主要用在服务器,nVME存储,网络,加速度计和工业应用.本文介绍了9ZXL1951D主要指标和优势,框图, 负载相位抖动测量图,以及PCIe时钟发生器评估板EVK9ZXL1951D主要特性和电路图.

The 9ZXL15x0D/9ZXL19x0D/9ZXL1951D devices comprise a family of 2nd-generation enhanced performance buffers for PCIe and CPU applications. The family meets all published QPI/UPI, DB2000Q and PCIe Gen1–5 jitter specifications. Devices are either 15 or 19 outputs. The devices function as both fanout (FOB) and zero-delay (ZDB) buffers. All devices meet DB2000Q and DB1900Z jitter and skew requirements.

9ZXL1951D主要指标:

▪ ZDB Mode phase jitter:
• PCIe Gen5 CC < 24fs RMS (Low Bandwidth)
• QPI/UPI 11.4GB/s < 110fs RMS (Low Bandwidth)
• IF-UPI additive jitter < 130fs RMS (Low Bandwidth)
▪ Fanout Buffer Mode additive phase jitter:
• PCIe Gen5 CC < 15fs RMS
• DB2000Q additive jitter < 25fs RMS
• QPI/UPI 11.4GB/s < 40fs RMS
• IF-UPI additive jitter < 70fs RMS
▪ Cycle-to-cycle jitter: < 50ps
▪ Output-to-output skew: < 50ps

9ZXL1951D主要特性:

▪ LP-HCSL outputs eliminate up to 4 resistors per output pair
▪ 9 selectable SMBus addresses
▪ Selectable PLL bandwidths minimizes jitter peaking in cascaded PLL topologies
▪ Hardware/SMBus control of ZDB and FOB modes allow change without power cycle
▪ 8 OE# pins support PCIe CLKREQ# functionality (9ZXL1951)
▪ Spread spectrum compatible
▪ 100MHz and 133.33MHz ZDB mode (9ZXL15x0, 9ZXL19x0)
▪ 100MHz ZDB mode (9ZXL1951)
▪ 1–400MHz FOB mode (all devices)
▪ -40°C to +85°C operating temperature range
▪ Package information: see Ordering Information table

输出:

▪ 15 or 19 Low-power HCSL (LP-HCSL) output pairs

PCIe时钟架构:

▪ Common Clocked (CC)
▪ Independent Reference (IR) with and without spread spectrum

9ZXL1951D典型应用:

▪ Servers
▪ nVME Storage
▪ Networking
Accelerators
▪ Industrial

224Z153M_0.png

图1. 9ZXL1951D框图


图2. 采用相位噪音分析仪测量负载相位抖动图

2251015106_0.png

图3. 采用示波器测量负载相位抖动图

PCIe时钟发生器评估板EVK9ZXL1951D

The evaluation board is designed to help the customer evaluate the 9ZXL1951D. The device is programmable through an SMBus interface. This user guide details the board set and connection, as well as the companion GUI installation for communicating to the device. The board has a self-contained USB to SMBus interface.

图4. 评估板EVK9ZXL1951D外形图

2253014041_0.png

图5. 评估板EVK9ZXL1951D电路图: 9ZXL1951D连接

2254025931_0.png

图6. 评估板EVK9ZXL1951D电路图: USB接口电源

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 驱动器
    +关注

    关注

    54

    文章

    9012

    浏览量

    153355
  • cpu
    cpu
    +关注

    关注

    68

    文章

    11216

    浏览量

    222951
  • PCIe
    +关注

    关注

    16

    文章

    1421

    浏览量

    87550
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    ‌CDC2351 1线转10线时钟驱动器技术文档总结

    该CDC2351是一种高性能时钟驱动器电路,可将一个输入 (A) 分配到十个输出 (Y),时钟分配的偏斜最小。输出使能 (OE\) 输入将输出
    的头像 发表于 09-24 14:20 543次阅读
    ‌CDC2351 1线转10线<b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDC391 时钟驱动器技术文档总结

    CDC391 包含一个时钟驱动器电路,该电路分配一个 输入信号到六个输出时钟分配的偏差最小。 通过使用极性控制 (T\/C) 输入,各种 可以获得真实输出和互补
    的头像 发表于 09-24 14:04 525次阅读
    ‌CDC391 <b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDC329A 时钟驱动器技术文档总结

    该CDC329A包含一个时钟驱动器电路,该电路将一个输入信号分配到六个输出时钟分配的偏斜最小。通过使用极性控制输入(T\/C),可以获得真输出和互补
    的头像 发表于 09-24 13:53 539次阅读
    ‌CDC329A <b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDC328A 时钟驱动器技术文档总结

    该CDC328A包含一个时钟驱动器电路,该电路分配一个 输入信号到六个输出时钟分配的偏差最小。 通过使用极性控制输入 (T\/C),各种 可以获得真实输出和互补
    的头像 发表于 09-24 13:46 564次阅读
    ‌CDC328A <b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDC340 1线至8线时钟驱动器技术文档总结

    CDC340 是一款高性能时钟驱动器电路,可将一 (A) 输入信号分配给八 (Y) 输出时钟分配偏斜最小。通过使用控制引脚(1G 和 2G),无论 A 输入如何,输出都可以置于高电平
    的头像 发表于 09-24 11:11 503次阅读
    ‌CDC340 1线至8线<b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDC341 1线至8线时钟驱动器技术文档总结

    CDC341 是一款高性能时钟驱动器电路,可将一 (A) 输入信号分配到八 (Y) 输出时钟分配偏移最小。通过使用控制引脚(1G 和 2G),无论 A 输入如何,输出都可以置于低电平
    的头像 发表于 09-24 11:02 531次阅读
    ‌CDC341 1线至8线<b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDC208 双1线至4线时钟驱动器技术文档总结

    CDC208包含双时钟驱动器电路,可将一个输入信号扇出到四个输出时钟分配的偏斜最小(见图2)。该器件还为每个电路提供两个输出使能(OE1\和OE2\)输入,可以强制将
    的头像 发表于 09-24 10:55 560次阅读
    ‌CDC208 双<b class='flag-5'>路</b>1线至4线<b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDC351 1:10时钟驱动器技术文档总结

    CDC351 是一款高性能时钟驱动器电路,可将 1 个输入 (A) 分配到 10 个输出 (Y),时钟分配偏斜最小。输出使能 (OE)\ 输入将输出
    的头像 发表于 09-23 10:26 508次阅读
    ‌CDC351 1:10<b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDC2351-Q1 1:10时钟驱动器技术文档总结

    该CDC2351是一种高性能时钟驱动器电路,可将一个输入 (A) 分配到十个输出 (Y),时钟分配的偏斜最小。输出使能 (OE\) 输入将输出
    的头像 发表于 09-22 15:54 655次阅读
    ‌CDC2351-Q1 1:10<b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDCVF25081 3.3-V 锁相环时钟驱动器技术文档总结

    CDCVF25081是一款高性能、低偏斜、低抖动、锁相环时钟驱动器。它使用 PLL 将输出时钟在频率和相位上精确对齐输入时钟信号。输出分为
    的头像 发表于 09-22 15:39 617次阅读
    ‌CDCVF25081 3.3-V 锁相环<b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDCLVP110 1:10 LVPECL/HSTL时钟驱动器技术文档总结

    CDCLVP110时钟驱动器将一个LVPECL或HSTL(可选)输入差分时钟对(CLK0、CLK1)分配给十对差分LVPECL时钟(Q0、Q9输出
    的头像 发表于 09-22 15:17 632次阅读
    ‌CDCLVP110 1:10 LVPECL/HSTL<b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDCLVP215 低电压双差分1:5 LVPECL时钟驱动器技术文档总结

    CDCLVP215时钟驱动器将两倍的一对差分时钟对LVPECL(CLKA、CLKB)分配给5对差分LVPECL时钟(QA0..QA4、QB0..QB4)输出
    的头像 发表于 09-18 10:20 519次阅读
    ‌CDCLVP215 低电压双差分1:5 LVPECL<b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDCLVP111 低电压1:10 LVPECL时钟驱动器技术文档总结

    CDCLVP111时钟驱动器分配一个差分时钟对的LVPECL输入, (CLK0、CLK1)至10对差分LVPECL时钟(Q0、Q9输出
    的头像 发表于 09-18 09:33 510次阅读
    ‌CDCLVP111 低电压1:10 LVPECL<b class='flag-5'>时钟驱动器</b>技术文档总结

    ‌CDCLVP111-EP 低电压1:10 LVPECL时钟驱动器技术文档总结

    CDCLVP111时钟驱动器分配一个差分时钟对的LVPECL输入, (CLK0、CLK1)至10对差分LVPECL时钟(Q0、Q9输出
    的头像 发表于 09-15 10:38 630次阅读
    ‌CDCLVP111-EP 低电压1:10 LVPECL<b class='flag-5'>时钟驱动器</b>技术文档总结

    ADN4670可编程低压1:10 LVDS时钟驱动器技术手册

    ADN4670是一款低压差分信号(LVDS)时钟驱动器,可以将一差分时钟输入信号扩展为十差分时钟输出
    的头像 发表于 04-10 16:19 891次阅读
    ADN4670可编程低压1:10 LVDS<b class='flag-5'>时钟驱动器</b>技术手册