0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

我国研发出新型垂直纳米环栅晶体管 国产2nm芯片有望

半导体动态 来源:IT168 作者:邓璐良 2020-01-15 09:40 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

近日,中科院对外宣布,中国科学家研发出了新型垂直纳米环栅晶体管,这种新型晶体管被视为2nm及一下工艺的主要技术候选。这意味着此项技术成熟后,国产2nm芯片有望成功“破冰”,意义重大。

目前最为先进的芯片制造技术为7nm+Euv工艺制程,比较出名的就是华为的麒麟990 5G芯片,内置了超过100亿个晶体管。麒麟990首次将将5G Modem集成到SoC上,也是全球首款集成5G Soc,技术上的确实现了巨大突破,也是国产芯片里程碑式的意义。

而继华为之后,中科院研发出了2nm及以下工艺所需要的新型晶体管——叠层垂直纳米环栅晶体管。据悉,早在2016年官方就开始针对此类技术开展相关研究,历经重重困难,中科院斩获全球第一,研发出世界上首个具有自对准栅极的叠层垂直纳米环栅晶体管。

同时这一专利还获得了多项发明专利授权,中科院的这项研究成果意义很大,这种新型垂直纳米环栅晶体管被视为2nm及以下工艺的主要技术候选,可能对国产芯片制造有巨大推动作用。如今在美国企业的逼迫下,国产企业推进自主可控已成为主流意识,市场空间将被进一步打开。相信在5年的时间内,在技术方面将实现全面突破。切断对于华为的技术提供,这将是中国整体研发芯片的一个里程碑式转折,中国将不再过于依赖美国所提供的相关芯片及其技术。

责任编辑:wv

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53535

    浏览量

    459137
  • 晶体管
    +关注

    关注

    78

    文章

    10252

    浏览量

    146279
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    2nm“诸神之战”打响!性能飙升+功耗骤降,台积电携联发科领跑

    电子发烧友网报道(文/莫婷婷)2025年,2nm制程正式开启全球半导体“诸神之战”。就在近期,MediaTek(联发科)宣布,首款采用台积电 2 纳米制程的旗舰系统单芯片(SoC)已成
    的头像 发表于 09-19 09:40 1.1w次阅读
      <b class='flag-5'>2nm</b>“诸神之战”打响!性能飙升+功耗骤降,台积电携联发科领跑

    三星公布首批2纳米芯片性能数据

    三星公布了即将推出的首代2nm芯片性能数据;据悉,2nm工艺采用的是全栅极环绕(GAA)晶体管技术,相比第二代3nm工艺,性能提升5%,功耗
    的头像 发表于 11-19 15:34 1032次阅读

    台积电2纳米制程试产成功,AI、5G、汽车芯片,谁将率先受益?

    与现行的3nm工艺相比,台积电在2nm制程上首次采用了GAA(Gate-All-Around,环绕栅极)晶体管架构。这种全新的结构能够让晶体管电流控制更加精确,减少漏电问题,大幅提升
    的头像 发表于 10-29 16:19 459次阅读

    晶体管架构的演变过程

    芯片制程从微米级进入2纳米时代,晶体管架构经历了从 Planar FET 到 MBCFET的四次关键演变。这不仅仅是形状的变化,更是一次次对物理极限的挑战。从平面
    的头像 发表于 07-08 16:28 1883次阅读
    <b class='flag-5'>晶体管</b>架构的演变过程

    芯片制造中的晕注入技术

    晶体管长缩至20纳米以下,源漏极间可能形成隐秘的电流通道,导致晶体管无法关闭。而晕注入(Halo Implant) 技术,正是工程师们
    的头像 发表于 07-03 16:13 1453次阅读
    <b class='flag-5'>芯片</b>制造中的晕<b class='flag-5'>环</b>注入技术

    下一代高速芯片晶体管解制造问题解决了!

    在半导体工艺演进到2nm,1nm甚至0.7nm等节点以后,晶体管结构该如何演进?2017年,imec推出了叉片晶体管(forksheet),
    发表于 06-20 10:40

    无结场效应晶体管详解

    当代所有的集成电路芯片都是由PN结或肖特基势垒结所构成:双极结型晶体管(BJT)包含两个背靠背的PN 结,MOSFET也是如此。结型场效应晶体管(JFET) 垂直于沟道方向有一个 PN
    的头像 发表于 05-16 17:32 985次阅读
    无结场效应<b class='flag-5'>晶体管</b>详解

    手机芯片进入2nm时代,首发不是苹果?

    电子发烧友网综合报道,2nm工艺制程的手机处理器已有多家手机处理器厂商密切规划中,无论是台积电还是三星都在积极布局,或将有数款芯片成为2nm工艺制程的首发产品。   苹果A19 或A20 芯片
    发表于 03-14 00:14 2305次阅读

    Nexperia共源共氮化镓(GaN)场效应晶体管的高级SPICE模型

    电子发烧友网站提供《Nexperia共源共氮化镓(GaN)场效应晶体管的高级SPICE模型.pdf》资料免费下载
    发表于 02-13 15:23 7次下载
    Nexperia共源共<b class='flag-5'>栅</b>氮化镓(GaN)场效应<b class='flag-5'>晶体管</b>的高级SPICE模型

    日本开发出用于垂直晶体管的8英寸氮化镓单晶晶圆

    1月8日消息,日本丰田合成株式会社(Toyoda Gosei Co., Ltd.)宣布,成功开发出了用于垂直晶体管的 200mm(8英寸)氮化镓 (GaN)单晶晶圆。 据介绍,与使用采用硅基GaN
    的头像 发表于 01-09 18:18 1293次阅读

    台积电2nm制成细节公布:性能提升15%,功耗降低35%

    12月17日消息,在于旧金山举行的 IEEE 国际电子器件会议 (IEDM) 上,全球晶圆代工巨头台积电公布了其备受瞩目的2纳米(N2)制程技术的更多细节,展示了该技术在性能、功耗和晶体管
    的头像 发表于 12-18 16:15 1204次阅读

    7纳米工艺面临的各种挑战与解决方案

    来说,纳米通常指的是晶体管的最小尺寸,或者是构成芯片中各个功能单元的最小结构尺寸。因此,7纳米工艺指的是在芯片上制造出其最小结构为7
    的头像 发表于 12-17 11:32 2383次阅读

    台积电分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!

    下),同时其晶体管密度是上一代3nm制程的1.15倍。这些显著优势主要得益于台积电的全栅极(Gate-All-Around, GAA)纳米晶体管、N
    的头像 发表于 12-16 09:57 1849次阅读
    台积电分享 <b class='flag-5'>2nm</b> 工艺深入细节:功耗降低 35% 或性能提升15%!

    IBM与Rapidus在多阈值电压GAA晶体管技术的新突破

    Rapidus 的 2nm 制程生产流程之中。 IBM 宣称,当制程推进到 2nm 阶段时,晶体管的结构会从长久以来所采用的 FinFET(鳍式场效应晶体管)转换为 GAAFET(全
    的头像 发表于 12-12 15:01 994次阅读

    台积电2nm芯片试产良率达60%以上,有望明年量产

    近日,全球领先的半导体制造商台积电在新竹工厂成功试产2纳米(nm)芯片,并取得了令人瞩目的成果。试产结果显示,该批2nm
    的头像 发表于 12-09 14:54 1496次阅读