0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DFX——并行工程2

DFX设计联盟 2019-11-11 11:13 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

到底什么是传统的串行工程,什么又是并行工程呢?

这就类似电路中的串联与并联,若用电器逐个依次首尾相连,属于串联,若首首并连,属于并联。举个简单的例子,Layout工程师在设计一款产品时时,所有工作由一个人完成,先布局电源部分,再布局功能部分,最后布局功能小板,这就是串行工程;而同一款产品设计,由3个不同的工程师分别布局电源,功能,功能小板,最后整合,这就是并行工程。

串行与并行开发流程,以PCB设计为例,如下图:

untitled.png


传统的串行开发模式有一个糟糕的开局,也就必然会有后续不断的设计更改、设计优化等。在很多批量生产的设计实践中,一开始参与的人数非常少,没有考虑制造、测试、装配、成本、质量等因素,在临近发布日期的时候人数增长到了峰值,很多人参与到了解决问题的过程中。然而,这些问题本应该在一开始就要被清理干净。

如果一个项目没有早期被纳入DFX,那么在后期想要使产品具有可制造性、可装配性,可测试性,可维护性,成本优化,可维护性等等,那将变得异常困难,即产品开发的墨菲定律。在紧张的时间压力下,面对着通过更改订单实施DFX的艰巨难题,团队只会进行简单的修改,导致产品的可制造性、产品质量等更为不可靠。

简单归纳:

- 并行工程要求:产品在一开始就考虑产品整个生命周期中从概念形成到产品生命周期结束的所有因素,包括制造、装配、测试、质量、成本、进度计划和用户要求等

- 目标:并行工程的目标为提高质量、降低成本、缩短产品开发周期和产品上市时间。

- 具体做法:在产品开发阶段,组织多种职能协同工作的项目组,并使用并行工具,使有关人员从一开始就获得对新产品需求的要求和信息,积极研究涉及本部门的工作业务,并将所需要求提供给设计人员,使许多问题在开发早期就得到解决,从而保证了设计的质量,避免了大量的返工浪费.

然而,决定并行工程成败的关键因素是资源的可获得性,充足的资源能够让多功能型团队的各领域专家在早期集结并开始工作。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    串行通讯与并行通讯介绍

    按数据传送的方式,通讯可分为串行通讯与并行通讯,串行通讯是指设备之间通过少量数据信号线(一般是8根以下), 地线以及控制信号线,按数据位形式一位一位地传输数据的通讯方式。而并行通讯一般是指使用8
    发表于 12-11 06:52

    一文看懂AI大模型的并行训练方式(DP、PP、TP、EP)

    大家都知道,AI计算(尤其是模型训练和推理),主要以并行计算为主。AI计算中涉及到的很多具体算法(例如矩阵相乘、卷积、循环层、梯度运算等),都需要基于成千上万的GPU,以并行任务的方式去完成。这样
    的头像 发表于 11-28 08:33 995次阅读
    一文看懂AI大模型的<b class='flag-5'>并行</b>训练方式(DP、PP、TP、EP)

    并行与串行的基本通信方式

    1、并行通信方式:将数据字节的各位用多条数据线同时进行传输,每位数据都需要一条传输线。 2、串行通信方式:串行通信是将数据字节分成一位一位的形式在一条传输线上逐个的传输,此时只需要一条数据线 3
    发表于 11-24 06:36

    串行通信和并行通信的区别是什么

    串行通信和并行通信是数据传输的两种基本方式,它们在数据传输方式、线路设计、传输效率、应用场景等方面存在显著差异。以下是两者的详细对比: 一、数据传输方式 串行通信 : 逐位传输 :数据按位顺序
    的头像 发表于 07-22 10:55 1840次阅读

    多节点并行处理架构

    多节点并行处理架构(如MPP架构)通过分布式计算和存储实现高性能数据处理,其核心设计及典型应用如下: 一、核心架构特征 非共享架构(Share Nothing)‌ 每个节点拥有独立的计算资源(CPU
    的头像 发表于 06-12 08:18 488次阅读
    多节点<b class='flag-5'>并行</b>处理架构

    300 kHz 至 2.0 GHz 5 位数字衰减器,带串转并行驱动器 skyworksinc

    图、接线图、封装手册、中文资料、英文资料,300 kHz 至 2.0 GHz 5 位数字衰减器,带串转并行驱动器真值表,300 kHz 至 2.0 GHz 5 位数字衰减器,带串转并行驱动器管脚等资料,希望可以帮助到广大的电子工程
    发表于 05-26 18:30
    300 kHz 至 2.0 GHz 5 位数字衰减器,带串转<b class='flag-5'>并行</b>驱动器 skyworksinc

    0.01 – 4.0 GHz 7 位数字衰减器,带串行和并行驱动器 skyworksinc

    、接线图、封装手册、中文资料、英文资料,0.01 – 4.0 GHz 7 位数字衰减器,带串行和并行驱动器真值表,0.01 – 4.0 GHz 7 位数字衰减器,带串行和并行驱动器管脚等资料,希望可以帮助到广大的电子工程师们。
    发表于 05-26 18:30
    0.01 – 4.0 GHz 7 位数字衰减器,带串行和<b class='flag-5'>并行</b>驱动器 skyworksinc

    并行CRC实现

    电子发烧友网站提供《并行CRC实现.pdf》资料免费下载
    发表于 05-20 17:26 0次下载

    读懂极易并行计算:定义、挑战与解决方案

    GPU经常与人工智能同时提及,其中一个重要原因在于AI与3D图形处理本质上属于同一类问题——它们都适用极易并行计算。什么是极易并行计算?极易并行计算指的是符合以下特征的计算任务:任务独立性:子任务
    的头像 发表于 04-17 09:11 662次阅读
    读懂极易<b class='flag-5'>并行</b>计算:定义、挑战与解决方案

    用FPGA并行通信读取位置角度AD2S1210的最快角度更新速率是多少,是1/t16 HZ吗?

    ADI工程师你好,请问用FPGA并行通信读取位置角度 AD2S1210的最快角度更新速率是多少,是1/t16 HZ吗
    发表于 04-16 06:38

    如何使用S32DS在MPC5775B中并行运行两个内核(core0 和 core2)?

    谁能帮我了解如何使用 S32DS 在 MPC5775B 中并行运行两个内核(core0 和 core2)?
    发表于 03-31 06:27

    如何使用FPGA驱动并行ADC和DAC芯片,使用不同编码方式的ADC与DAC时的注意事项

    ADC和DAC是FPGA与外部信号的接口,从数据接口类型的角度划分,有低速的串行接口和高速的并行接口。FPGA经常用来采集中高频信号,因此使用并行ADC和DAC居多。本文将介绍如何使用FPGA驱动并行ADC和
    的头像 发表于 03-14 13:54 1849次阅读
    如何使用FPGA驱动<b class='flag-5'>并行</b>ADC和DAC芯片,使用不同编码方式的ADC与DAC时的注意事项

    推荐资料!硬件系统工程师宝典,工程师必备宝典

    硬件系统工程师宝典从实际电路设计入手,对硬件系统开发流程中的需求分析、概要设计、硬件开发平台搭建、原理图的详细设计、PCB的详细设计进行综合论述;对电路设计中的信号完整性(SI)、电源完整性(PI
    发表于 03-05 11:15

    解析DeepSeek MoE并行计算优化策略

    本期Kiwi Talks将从集群Scale Up互联的需求出发,解析DeepSeek在张量并行及MoE专家并行方面采用的优化策略。DeepSeek大模型的工程优化以及国产AI 产业链的开源与快速部署预示着国产AI网络自主自控将大
    的头像 发表于 02-07 09:20 2721次阅读
    解析DeepSeek MoE<b class='flag-5'>并行</b>计算优化策略

    xgboost的并行计算原理

    在大数据时代,机器学习算法需要处理的数据量日益增长。为了提高数据处理的效率,许多算法都开始支持并行计算。XGBoost作为一种高效的梯度提升树算法,其并行计算能力是其受欢迎的原因
    的头像 发表于 01-19 11:17 1589次阅读