标准时钟信号波形是梯形的周期数字脉冲,如图1所示,脉冲周期为T;信号上升时间为tr;信号下降时间为tf。假设tr=tf,高电平维持时间为to,定义数字脉冲宽度为τ=to+tr。
图1 数字时钟信号
将此时钟信号作傅里叶展开如下:
通过上式的傅里叶展开可以得到此时大致的时钟信号离散频谱,如图2所示。可见数字信号的频谱并不局限于其时钟频率,而是覆盖很宽的频率范围。例如,一个时钟频率为33 MHz的数字系统,它的三次谐波分量接近100 MHz。电路板上的元件、走线、封装、连接器等互连结构在33 MHz时可能不会带来问题,但是对于100 MHz的谐波,趋肤效应、传输线效应开始出现,并影响信号的完整性。随着频率的升高,一段不起眼的导线、一个封装引脚都可能像天线一样辐射电磁波,带来电磁兼容性问题。此外,系统互连对不同频率的衰减不同,频率越高,衰减越大,这就可能带来信号波形退化等一系列问题。
图2 时钟信号的频谱
来源:维库电子市场网
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
pcb
+关注
关注
4226文章
22493浏览量
386428 -
华强pcb线路板打样
+关注
关注
5文章
14629浏览量
42597
发布评论请先 登录
相关推荐
高速PCB设计,信号完整性问题你一定要清楚!
随着集成电路输出开关速度提高以及PCB板密度增加,信号完整性(英语:Signalintegrity,Sl)已经成为高速数字 PCB设计 必须关心的问题之一。元器件和
高速PCB信号走线的九大规则
由于 PCB 板的密度越来越高,许多 PCB LAYOUT 工程师在走线的过程中,较容易出现一种失误,即时钟信号等高速信号网络,在多层的
发表于 01-08 15:33
•295次阅读
在高速PCB设计中,多个信号层的敷铜在接地和接电源上应如何分配?
在高速PCB设计中,信号层的空白区域可以敷铜,而多个信号层的敷铜在接地和接电源上应如何分配? 在高速PC
【华秋干货铺】PCB布线技巧升级:高速信号篇
如下表所示,接口信号能工作在8Gbps及以上速率,由于速率很高,PCB布线设计要求会更严格,在前几篇关于PCB布线内容的基础上,还需要根据本篇内容的要求来进行PCB布线设计。
【华秋干货铺】PCB布线技巧升级:高速信号篇
如下表所示,接口信号能工作在8Gbps及以上速率,由于速率很高,PCB布线设计要求会更严格,在前几篇关于PCB布线内容的基础上,还需要根据本篇内容的要求来进行PCB布线设计。
【华秋干货铺】PCB布线技巧升级:高速信号篇
如下表所示,接口信号能工作在8Gbps及以上速率,由于速率很高,PCB布线设计要求会更严格,在前几篇关于PCB布线内容的基础上,还需要根据本篇内容的要求来进行PCB布线设计。
高速电路pcb设计方法与技巧 PCB布线技巧升级 高速信号篇
接口信号能工作在8Gbps及以上速率,由于速率很高,PCB布线设计要求会更严格,在前几篇关于PCB布线内容的基础上,还需要根据本篇内容的要求来进行PCB布线设计。
PCB布线技巧升级:高速信号篇
如下表所示,接口信号能工作在8Gbps及以上速率,由于速率很高,PCB布线设计要求会更严格,在前几篇关于PCB布线内容的基础上,还需要根据本篇内容的要求来进行PCB布线设计。
评论