高速PCB设计，信号完整性问题你一定要清楚!

随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性(英语:Signalintegrity，Sl)已经成为高速数字 PCB设计 必须关心的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。

PCB信号完整性问题

良好的信号完整性，是指信号在需要的时候能以正确的时序和电压电平数值做出响应。反之，当信号不能正常响应时，就出现了信号完整性问题，

信号完整性问题会导致或直接带来信号失真、定时错误、不正确数据、地址和控制线以及系统误工作，甚至系统崩溃。

PCB的信号完整性问题主要包括信号反射、串扰、信号延迟和时序错误。

1、反射

信号在传输线上传输时，当高速PCB上传输线的特征阻抗与信号的源端阻抗或负载阻抗不匹配时，信号会发生反射使信号波形出现过冲、下冲和由此导致的振铃现象。

过冲(Overs hoot)是指信号跳变的第一个峰值(或谷值)，它是在电源电平之上或参考地电平之下的额外电压效应;

下冲(Unders hoot)是指信号跳变的下一个谷值(或峰值)。过大的过冲电压经常长期性地冲击会造成器件的损坏，下冲会降低噪声容限，振铃增加了信号稳定所需要的时间，从而影响到系统时序。

2、串扰

在 PCB 中，串扰是指当信号在传输线上传播时，因电磁能量通过互容和互感耦合对相邻的传输线产生的不期望的噪声干扰，它是由不同结构引起的电磁场在同一区域里的相互作用而产生的。互容引发耦合电流，称为容性串扰;而互感引发耦合电压，称为感性串扰。在PCB上，串扰与走线长度、信号线间距，以及参考地平面的状况等有关。

3、信号延迟和时序错误

信号在PCB的导线上以有限的速度传输，信号从驱动端发出到达接收端，其间存在一个传输延迟。过多的信号延迟或者信号延迟不匹配可能导致时序错误和逻辑器件功能混乱。

确保信号完整性的PCB设计方法

在PCB设计过程中想要较好地确保信号完整性，可以从以下几个方面来考虑。

(1)电路设计上的考虑。包括控制同步切换输出数量，控制各单元的最大边沿速率(dl/dt和dV/dt)，从而得到最低目可接受的边沿速率;为高输出功能块(如时钟驱动器)选择差分信号:在传输线上端接无源元件(如电阻、电容等)，以实现传输线与负载间的阻抗匹配，

(2)最小化平行布线的走线长度

(3)元件摆放要远离/0互连接口和其他易受干扰及耦合影响的区域，尽量减小元件间的摆放间隔

(4)缩短信号走线到参考平面的距离间隔。

(5)降低走线阻抗和信号驱动电平

(6)终端匹配。可增加终端匹配电路或者匹配元件。

(7)避免相互平行的走线布线，为走线间提供足够的走线间隔，减小电感耦合

信号完整性是PCB设计中不可忽视的一个重要概念，要保证PCB具有良好的信号完整性，工程师需要综合多种影响因素，合理布局、布线，从而提高产品性能。

审核编辑 黄宇