0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB板上加测试点需要注意哪一些

PCB线路板打样 来源:pcb世家 作者:pcb世家 2019-12-02 17:06 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

PCB板上加测试点注意事项:

一、DIP的测试点:TOP的测试点,TOP要裸铜,在Layout 里面加上SolderMask 这一层(即PCB厂所说的开窗),BOT要盖绿漆,在Layout 里面不需要SolderMask这一层,(即PCB厂所说的不开窗,MASK住)。BOT测试点的设置则相反。

二、测试点不能离零件太近,因为零件有一定的高度,离太近零件上了之后顶针顶不到。

三、POWERPCB中加测试点SOLDMASK的处理

1.以TPVIA-TOP的测试点为例:

这是一个DIP的TOP测试点,如果我们想把TOP的SOLDMASK做到42,BOT的SOLDMASK不做让它盖绿漆,那么我们只需在Soldermask Top层只需设成32就可以了(如上图所示),因为出GERBER时它系统所设的SOLDMASK都会在此基础上加10MIL

当然,此项设定也要按要求自己修改,而BOT要盖绿漆,不用设,则默认为0MIL。

2.出GERBER时设定要作修改不能以系统默认的为准,格式如下:

在TOP层选择PAD,TESTPOINT;

在SOLDMASK 选择LINE,VIA,COPPER,TEXT,TESTPOINT,

3.如果测试点除了以VIA的形式出现外,还有以零件的形式出现,那么这些以零件形式出现的测试点该如何设置它的SOLDERMASK呢?

在PAD里面加SOLDERMASK是没有用的,因为TOP层出GERBER有选PAD,始终以这个尺寸去加系统所设的SOLDMASK为准。

NOTE:

SOLDMASK 选择VIA。因为测试点是以VIA的形式存在的。而TOP层出GERBER选择PAD则会按我们所设的自动在MASK层加10mil。

四、测试点设置

Name: 75是指探针到探针的中心距离,Fixture Drill: 16是指实际探针的SIZE,那么Probe to Probe的间距应设为:75-16=59,即在检查DRC的时候是以所设的Fixture Drill为标准,而不是以实际的TEST PAD SIZE为标准。

责任编辑:ct

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4417

    文章

    23962

    浏览量

    426096
  • 华强pcb线路板打样

    关注

    5

    文章

    14629

    浏览量

    44706
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    11:如何在 Allegro 中添加自定义的测试点 I Allegro PCB 设计小诀窍

    背景介绍: 为了对加工后的PCB性能进行测试,我们在进行PCB设计时,通常会在PCB一些关键位
    发表于 04-16 17:07

    08. 如何在 Allegro中设置禁止添加测试点区域?| 芯巧Allegro PCB 设计小诀窍

    。为了防止自动或手动添加测试点时,在以上禁止区域内误添加测试点,我们就需要PCB设置禁止添加测试点
    发表于 04-10 10:56

    物镜搭配筒镜使用时需要注意什么

    在半导体检测的应用中,由于有高精度的需求,筒镜+高倍物镜是种常见的搭配,但在使用过程中,也有很多人向我们询问种种问题。今天这篇文章里,我们会解释一些基本的应用注意点,希望可以为大家提供一些
    的头像 发表于 03-20 09:18 742次阅读
    物镜搭配筒镜使用时<b class='flag-5'>需要注意</b>什么

    芯源MCU开发需要注意什么?

    芯源MCU开发需要注意什么
    发表于 01-04 12:04

    高速PCB打样必知:细节决定成败,这些点你不能忽视!

    23年PCBA站式行业经验PCBA加工厂家今天为大家讲讲高速pcb打样需要注意什么细节?高速pcb打样需要注意的细节。在高速
    的头像 发表于 12-16 09:19 443次阅读
    高速<b class='flag-5'>PCB</b>打样必知:细节决定成败,这些点你不能忽视!

    PCB打样避坑指南:PCB打样全流程解析

    站式PCBA加工厂家今天为大家讲讲PCB打样需要注意哪些问题?PCB打样
    的头像 发表于 11-04 09:23 1161次阅读
    <b class='flag-5'>PCB</b>抄<b class='flag-5'>板</b>打样避坑指南:<b class='flag-5'>PCB</b>抄<b class='flag-5'>板</b>打样全流程解析

    测试点氧化或污浊时的应急技巧:点对点对地电阻测试如何获得真实数据

    简单有效的应急处理与操作调整,即可消除干扰,获取可靠数据。​ 、现场应急清洁:快速去除表面干扰层​ 针对氧化测试点,可采用物理打磨法处理。若现场有砂纸、钢丝刷等工具,用其轻轻打磨测试点表面,直至露出金属本色
    的头像 发表于 10-30 09:33 383次阅读
    <b class='flag-5'>测试点</b>氧化或污浊时的应急技巧:点对点对地电阻<b class='flag-5'>测试</b>如何获得真实数据

    在中断处理程序作寄存器时需要注意什么?

    在中断处理程序作寄存器时需要注意什么?
    发表于 08-26 07:28

    请问在中断处理程序作寄存器时需要注意什么?

    在中断处理程序作寄存器时需要注意什么?
    发表于 08-22 07:51

    企业选择SDWAN方案时,需要注意哪些?

    ##企业选择SDWAN方案时,需要注意哪些?在数字化转型浪潮中,企业广域网正经历从“连通即可”向“智能、安全、云原生”的深刻变革。SD-WAN技术凭借其颠覆性的架构理念,成为企业优化网络性能
    的头像 发表于 08-15 10:03 1714次阅读
    企业选择SDWAN方案时,<b class='flag-5'>需要注意</b>哪些?

    请问工程移植都有哪些需要注意的地方?

    ST的固件库还是挺丰富的,有时候我们直接移植工程还是挺方便的,不过总是会有各种各样的报错存在,在移植的时候有哪些需要注意的吗?或者一些常见的报错如何解决?
    发表于 07-11 06:50

    电路助焊剂残留的处理方法

    焊锡是在焊接线路中连接电子元器件的重要工业原材料,在pcb线路锡的工艺中有浸锡,印刷过回焊炉,还有种是机器焊锡机焊接或手工烙铁焊接这几种,但不管是
    的头像 发表于 06-19 15:36 2380次阅读

    标准电阻器不接PCB的地,电阻测量结果就波动大

    标准电阻器不接PCB的地,电阻测量结果就波动大,需要电阻箱上面的接地和PCB接地测试点起,这个是因为什么,是因为
    发表于 06-17 13:08

    有偿请教容性负载的放大电路的一些问题

    (有偿求解决)如图所示这样个电路,我在multisim仿真是正常的,但是我pcb设计好测试完发现输出对不上(比如C1比Cp等于10,我
    发表于 05-29 20:06

    从理论到实战:健翔升珠子探针技术在 PCB 工艺中的深度应用解析

    ,BGA 后出现 QFN 等新封装,通信模块常集成在小型电路,成品厂将其作为 SMT 部件焊到主电路。 传统 ICT 用尖头探针接触圆形测试点形成回路,
    的头像 发表于 05-06 11:08 719次阅读