关于DDR4信号质量测试 DDR4-DRAM的工作原理分析

导读：

DDR4全称，DDR4-DRAM，与其他DDRDRAM一样，是当前电子系统架构中使用最为广泛的的RAM存储器。这句话可以分解出3个关键字：存储器、DRAM、DDR4。

存储器： 先说存储器，说到存储，顾名思义，它是个动词，以生活为例，假如有个酸奶，你不想吃的时候，将酸奶存到某冰箱、某层、某个位置，当你想吃的时候，在某冰箱、某层次、某个位置中取出该酸奶。这个过程，我们称为存储，结合生活，我们可以看到存储要有3个关键动作： 1、酸奶放哪了，你得知道。如果不知道放哪了，酸奶就跟丢了一样。这个过程，映射到电子领域中，称为“寻址”。 2、存储酸奶、取出酸奶。你需要先走到某冰箱跟前，拉开某层抽屉，在具体某个位置，拿出酸奶，这个过程，映射到电子领域中，称为“读/写” 3、酸奶放到那个位置，在需要的时候，得还能吃。这个过程，映射到电子领域中，称为“数据保存”。所以，概括一下，存储器就是“可以寻址”、“能读写数据”、“能保存数据”的一种电子器件。

DRAM： 我们再说说DRAM。DRAM全称Dynamic Random Access Memory，翻译过来为动态随机读取存储器。所谓随机，指的是“想存哪个位置，就存哪个位置”，听起来很自由，很灵活。所谓动态，指的是保存数据过程中，需要不断的补充电量，听起来很耗电，很费劲，为啥我们还要用DRAM结构？因为在电路结构上，DRAM结构比SRAM简单很多。

DDR： 最后说说DDR。我们聊到DDR，大家都会联想到存储器，但是实际上DDR并不指代存储器，DDR实际是一种技术，全称Double Data Rate，翻译过来为双倍速率，只是这都技术广泛使用在DRAM上，所以人们习惯将DDR代指为存储器，所以在后续的硬件设计过程中，在其他总线上看到DDR，请不要惊慌，因为你看到的DDR可能不一定和存储有关。那双倍速率指的是什么？我们可以简要说下，初代存储器在读写数据时，每次都在时钟信号从低变高或从高变低时，采样数据，在1个时钟周期，只能采样1个数。后续聪明的人类在时钟从低到高时，采样一个数据，时钟从高到低时，再采样1个数据，一个时钟周期，可以采样2个数据。所以读写速度比以前快了2倍。这种技术手段，就指的是DDR。所以，概括下：DDR4-DRAM是第四代支持双数据读取，支持随机位置存取的静态存储器。

DDR4-DRAM的工作原理： 一颗DDR4芯片的内部功能框图如下

其引脚按照功能可以分为7类：前3类为电源、地、配置。

后4类为：控制信号、时钟信号、地址信号、数据信号

一、DDR4 信号完整性测试新要求

在 DDR4 规范 JESD79‐4 中，对物理层信号测试要求有：DQ 眼图模板测试、抖动分析、电气特性测试，时序测试。相比 DDR3，DDR4 对眼图测试和抖动测试提出了新的要求。

抖动测试

在 DDR3 的测试中，对 Clock 的抖动的测试要求是：Period Jitter、Cycle‐Cycle Jitter、Duty Cycle Jitter。DDR3 的 Spec 中做了这样的推算：如果你的内存满足了规范要求的所有电气特性和时序特性，就可以一直正常的运行。现实状况下，这是没有考虑其他因素的理想情况，像随机抖动等也会影响产品的工作，而 DDR3 都没有对这些进行测试。

DDR3 Clock 抖动测试

在 DDR4 的规范中，采用了更实际的方法来考虑这些因素，测试要求包含了随机抖动 Rj 和确定性抖动 Dj，在规范中，总体抖动 Tj 被定义为在一定误码率下的确定性抖动 Dj 和随机性抖动 Rj 的和，对抖动做了分解。

DDR4 Clock Jitter 要求

Lecroy Qualiphy‐DDR4 Jitter 测试结果

眼图模板测试

在 DDR3 测试中，眼图只是作为一个 Debug 的手段，不是强制要求测试，而且没有模板。但是在 DDR4 中，要求进行 DQ 输入接收端眼图模板测试，下图是眼图模板的定义，在 DDR4‐2133 及以下频率，TdIVW_total 和 TdIVW_dj 相等。VdIVW_total 和 VdIVW_dV 相等，从本质上，现在还没有在模板中定义随机成分。