ISE12.2设计套件强化了其部分可重配置技术设计流程，并通过智能时钟门控技术降低24% 的 BRAM 功耗。赛灵思部分可重配置技术，是目前唯一经行业验证的可重配置FPGA
2010-07-31 12:39:03
439 通过FPGA的多重配置可以有效地精简控制结构的设计，同时可以用逻辑资源较少的FPGA器件实现需要很大资源才能实现的程序。以Virtex5系列开发板和配置存储器SPI FLASH为基础，从硬件电路
2014-01-24 14:17:2213670 
现代PLD的核电源为内部多数电路供电，所消耗的功率也最高。每一次新工艺的出现，都会产生新的核电源要求。支持PLD辅助电路的核电电源用于配置逻辑电路、时钟管理以及其他辅助功能电路。此外，FPGA往往把一个接口标准桥接到另一接口标准，每个IO也会具有不同的电源要求求，范围从1.2V至3.3V。
2022-06-21 09:54:064102 AS安全模式建立完毕后，UE和gNB之间会触发RRC重配置流程。
重配置信令流程如图所示：
那么触发重配置流程的目的以及重配置消息中有哪些关键字段呢？
1 RRC重配置流程的目的
2023-05-10 15:44:58
1.PLD/FPGA/CPLDPLD（Programmable Logic Device）:可编程逻辑器件，数字集成电路半成品，芯片上按照一定的排列方式集成了大量的门和触发器等基本逻辑元件，使用者
2021-07-30 07:26:19
,Virtex系列，Lattice的EC/ECP系列等），由于SRAM工艺的特点，掉电后数据会消失，因此调试期间可以用下载电缆配置PLD器件，调试完成后，需要将数据固化在一个专用的EEPROM中（用通用
2012-02-27 10:42:53
），由于SRAM工艺的特点，掉电后数据会消失，因此调试期间可以用下载电缆配置PLD器件，调试完成后，需要将数据固化在一个专用的EEPROM中（用通用编程器烧写，也有一些可以用电缆直接改写），上电时，由
2009-06-20 10:38:05
PLD可编程逻辑器件 英文全称为：programmable logic device 即 PLD。PLD是做为一种通用集成电路产生的，他的逻辑功能按照用户对器件编程来确定。一般的PLD的集成度很高
2021-07-22 09:05:48
监视ic的adm708（模拟器件）和74hc系列的cmos门组成电路。 静态随机存取存储器（SRAM）多年来被广泛应用于各种场合。凡是需要快速存取数据方面的应用，特别会要求初始存取等待时间
2020-12-10 16:44:18
在FPGA的应用中，很多时候就是CPU+FPGA+一些常见外设（FLASH、SRAM等），FPGA的功能差别其实不大，那么它的测试文件差别应该也不是这么大，为了简化仿真，是不是可以写些文件，通过修改
2013-08-29 20:40:25
在FPGA的应用中，很多时候就是CPU+FPGA+一些常见外设（FLASH、SRAM等），FPGA的功能差别其实不大，那么它的测试文件差别应该也不是这么大，为了简化仿真，是不是可以写些文件，通过修改
2013-08-29 20:42:31
在FPGA的应用中，很多时候就是CPU+FPGA+一些常见外设（FLASH、SRAM等），FPGA的功能差别其实不大，那么它的测试文件差别应该也不是这么大，为了简化仿真，是不是可以写些文件，通过修改
2013-08-29 20:46:18
Altera可重配置PLL使用手册在实际应用中，FPGA的工作时钟频率可能在几个时间段内变动，对于与之相关的锁相环（PLL），若PLL的输入时钟在初始设定的时钟频率的基础上变化不太大时，PLL一般
2009-12-22 11:27:13
Cyclone® IV GX 收发器支持对收发器的不同部分进行动态重配置，而无需对器件的任何部分断电。本章节提供并讲解了用于动态重配置各种模式的实例。您可以使用 ALTGX_RECONFIG
2017-11-14 10:53:11
PLD是小规模集成电路，主要是替代TTL集成电路的可编程逻辑电路FPGA 是大规模集成电路，它是在PLD、PAL、GAL 、CPLD等可编程器件的基础上进一步发展而成的。或者说是经过了几代的升级产品
2018-08-28 09:15:53
PSoC 1具有独特的“动态重配置”能力。这意味着可以使用单个资源来执行多个功能。例如，我们可以考虑一种冷饮自动售货机。大部分时间，它必须作为一个自动售货机扔出罐头和收集钱。但是在晚上，一段时间
2019-05-24 14:51:27
大家好，PSoC 3/5支持类似于PSoC 1的硬件重配置吗？这可以在运行期间完成吗？谢谢，亚历克斯 以上来自于百度翻译 以下为原文Hello All, Do PSoC 3/5 support
2019-04-03 10:49:18
用于Virtex 6设计的可重配置LUT（CFGLUT）可能被封装到FPGA的输出逻辑OLOGICE1而不是SLICEM上的LUT。我的设计涉及使用存在于与CFGLUT相同的片中的FF（用于流水线
2018-10-22 11:04:46
`Xilinx FPGA入门连载17：PWM蜂鸣器驱动之复位与FPGA重配置功能特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1jGjAhEm1 复位
2015-10-26 12:05:15
Xilinx PlanAhead工具资料说可以用来部分动态重配置，我现在想对芯片的每一帧中每一位进行逐位翻转的动态重配置，使用PlanAhead能够实现么？应该怎么理解Planahead的部分重配置，如何应用？希望知道的朋友告诉下，对这个有点迷茫。
2015-06-01 10:11:33
打扰一下。在paritial重新配置用户指南中，它提到部分重新配置元素可以是lut或reg。我可以问一下xilinx系列中部分重配置的最小粒度是多少？ （PR的最小粒度是否只能是一个BLE，CLB？或者它至少包含几个clb，或者至少应该是一个整列？）谢谢您的回复。
2020-06-17 11:34:34
(Field Programmable Gate Array)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很
2012-02-27 11:52:00
PLD虽然名为可编程逻辑阵列，但它属于硬件范畴，与软件编程具有本质上的不同。相对于一个设备而言，PLD编程是一次性的，编好后就不再改变。PLD可实现瞬时逻辑（又叫组合逻辑）和延时逻辑（又叫时序逻辑
2012-10-30 23:39:54
参考了官网和各路大神写的一些关于PLL动态重配置的资料，虽然有收获但是还是感觉大神们写的太高端，不够详细，对于我这种学渣看起来还是迷迷糊糊。所以整理了一下自己的经验，把整个过程记录了下来。没有很多语言全部是截图大家凑合看吧。附有源代码和Word文档。
2017-10-12 12:32:44
CPLD的核心可编程结构介绍基于SRAM编程技术的PLD电路结构设计
2021-04-08 06:51:29
，以便为Microblaze实现不同的periferal。我已经读过Spartan3 FPGA支持部分重配置，但我不知道它是否支持动态重配置，而Microblaze仍在使用中。有帮助吗？提前致谢缺口
2019-05-14 06:28:56
有哪位大神知道移位寄存器和PLD怎么放在一块用吗，需要基于51单片机的数字电路系统设计，要求用到移位寄存器和PLD器件设计电路原理图并含有KEIL代码和WinCUPL代码，渣渣实在做不出来移位寄存器和PDL都含有的电路
2019-05-22 21:22:06
与pld直接接口。pld通常都提供消除交错信号、色彩空间转换和2d滤波等图象的处理和增强功能。这些是当今面向大逻辑单元、dsp块和闪存的pld的完美应用。
大多数消费电子产品都提供了用于控制和配置
2018-12-28 07:00:06
配置集成电路以实现不同的设计。这种集成电路的编程是通过使用EDA工具进行特殊编程来完成的。市场上推出的第一个可编程芯片是可编程只读存储器（PROM）。PROM有许多地址线和数据线。地址线用作逻辑电路
2022-10-27 16:43:59
本文介绍的基于FPGA的可重配置系统可以在设计后期甚至量产阶段通过重新编程以适应标准和协议的改变。
2021-05-13 06:35:49
随着大规模集成电路的快速发展，系统设计已从传统的追求大规模、高密度逐渐转向提高资源利用率，使有限的资源可以实现更大规模的逻辑设计。利用现场可编程逻辑器件FPGA的多次可编程配置特点，通过重新下载存储
2019-08-07 06:17:30
我试图找出部分重配置的配置架构。从我之前使用Virtex-5 FPGA的工作开始，帧将跨越时钟区域的垂直切片。但是，我找不到任何类似的Virtex-7文档。我找到的只是configuraiton指南
2020-05-29 08:54:01
CPLD的核心可编程结构是怎样的？如何设计具有相似功能且基于SRAM编程技术的电路结构？基于SRAM编程技术的PLD电路结构是怎样设计的？基于SRAM编程技术的P-Term电路结构是怎样设计的？基于SRAM编程技术的可编程互连线电路结构是怎样设计的？
2021-04-14 06:51:43
存储配置数据。配置数据决定了PLD内部互连和功能，改变配置数据，也就改变了器件的逻辑功能。SRAM编程时间短，为系统动态改变PLD的逻辑功能创造了条件。但由于SRAM的数据易失的，配置数据必须保存在PLD器件以外的非易失存储器内，才能实现在线可重配置(ICR)。
2019-08-22 06:31:02
对于城域网络和长途网络来说，如果光传送层具有远程重新配置的能力，则可以极大地降低运营成本。运营商也已经意识到这种潜力，并在最近业务网络的招标中加入了对于可重配置光分插复用器(ROADM)以及多维光
2019-08-08 06:31:07
我程序需要设置SRAM大些，应该是在SCF散列文件改，我改大了size，结果程序就不跑了，我百度，有说NXP的片子SRAM地址不连续，我查看上图手册，没找到0x20000000的地址，请问我如何配置更大SRAM
2022-01-12 07:45:11
的内容。大部分HDMI接口支持HDCP规范，但DVI大多不支持HDCP。 现有的多种DVI和HDMI PHY芯片可与PLD直接接口。PLD通常都提供消除交错信号、色彩空间转换和2D滤波等图象的处理和增强
2019-05-14 07:00:12
PLD练习2(时序电路)
2006-05-26 00:14:19
20 PLD设计技巧—采用同步电路设计AsynchronousvsSynchronous Circuit Design
Mainly useCombinationalLogic to do
2008-09-11 09:12:4624 用单片机配置FPGA—PLD设计技巧
Configuration/Program Method for Altera Device
Configure the FLEX Device
You
2008-09-11 09:36:5623 介绍基于SRAM 的可重配置PLD 的原理；通过对多种串行配置的比较，提出单片机与存储器串行配置方式； 从系统复杂度、可靠性和经济性等方面进行比较和分析。
2009-05-14 14:36:3317 本文提出了一种全新的总线可重配置的多处理器架构。该架构结合了多核与可重配置处理器的优势，具有并行性高、计算能力强、结构复杂度低并且应用领域广泛灵活的特点。对
2009-06-13 14:11:0411 本文介绍了基于SRAM 查找表的现场可重配置FPGA 的结构和原理，及其配置方法，通过对多种配置方法的比较，提出了由单片机和EPROM 存储器组成的串行配置方式。这种方式结构简单
2009-08-13 08:25:1020 该文基于现有端到端可重配置系统架构，提出了一种改进的动态门限联合负载控制方法，以适应不同负载条件下对负载均衡的要求，达到资源的有效利用。同时，结合终端的可重配
2009-11-19 16:41:2513 pld基础入门百科知识
可编程逻辑器件 （programmable logic device) 一、概述 PLD（programmable logic device)-- ：PLD是做为一种通用集成电路生产的，他的逻
2010-03-11 14:37:3427 介绍了基于ARM和FPGA的端到端重配置终端的硬件平台设计方法。给出了系统设计的硬件结构和重要接口, 提出了由ARM微处理器通过JTAG在系统配置FPGA的方法, 以满足重配置系统中软件
2010-09-14 16:40:0921 本文档主要是以Altera公司的Stratix II系列的FPGA器件为例，介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应，其目的是通过提供PLL的重配置功能，使得不需要对
2010-11-02 15:17:2427 实现了一种用于上位机和FPGA处理板之间通信的可重配置接口，详细介绍了该接口的包格式设计和FPGA逻辑设计。仿真结果表明，该可重配置接口能根据信令，实现准实时在线参数配置
2010-11-22 15:15:2812 FPGA的全局动态可重配置技术主要是指对运行中的FPGA器件的全部逻辑资源实现在系统的功能变换，从而实现硬件的时分复用。提出了一种基于System ACE的全局动态可重配置设计方法，
2011-01-04 17:06:0154 sram电路图
2008-10-14 09:55:333432 
基于单片机的复杂可编程逻辑器件快速配置方法
基于SRAM（静态随机存储器）的可重配置PLD（可编程逻辑器件）的出现，为系统设计者动态改变运行电路
2009-03-28 16:47:17749 
基于SRAM的可重配置PLD（可编程逻辑器件）的出现，为系统设计者动态改变运行电路中PLD的逻辑功能创造了条件。PLD使用SRAM单元来保存字的配置数据决
2009-06-20 11:05:37845 
软件无线电技术与可重配置计算体系结构
1．技术趋势 现代无线通信的主体是移动通信。参照ITU建议M1225，移动通信是在复杂多变的移动环境下工作的，因此必须
2010-03-01 10:58:37739 IMEC、瑞萨、M4S推出可重配置多标准无线收发器
IMEC、株式会社瑞萨科技（以下简称瑞萨）、M4S联手推出了利用40nm低功耗CMOS工艺制造而成、带有RF、基带和数据转换器电
2010-03-01 11:14:01860 采用VC++程序的FPGA重配置设计方案利用现场可编程逻辑器件FPGA的多次可编程配置特点，通过重新下载存储于存储器的不同系统数据
2010-04-14 15:14:57580 
PLD设计方法及步骤 1、PLD器件的设计步骤
1.电路逻辑功能描述
PLD器件的逻辑功能描述一
2010-09-18 09:08:304151 
为了满足对分数阶 信号变换 进行实时计算的要求,提出一种基于Altera St ratix II FPGA 平台的可重配置分数阶信号变换处理器的硬件实现方案. 根据角度分解的算法,设计了一种通用的硬件框
2011-07-04 15:13:0333 基于 FPGA 的 RCS 有几项值得注意的设计事项与优势。其核心部分是我们连接在一起以构成单个计算系统的数个FPGA。在我们的可重配置系统中，我们使用了正交通信系统，将 FPGA 布置在矩
2011-09-20 08:57:3227 WP374 Xilinx FPGA的部分重配置
2012-03-07 14:34:3934 本文介绍了XiLinx FPGA中DCM的结构和相关特性，提出了一种基于XiLinx FPGA的DCM动态重配置的原理方法，并给出了一个具体的实现系统。系统仅通过外部和......
2012-05-25 13:42:5039 打造完全可重配置运动控制系统 ，NI LabVIEW。
2016-03-21 16:19:310 11月15日，All Programmable技术和器件的全球领先企业赛灵思公司）宣布，在2016全球超算大会上宣布推出一套全新的技术——赛灵思可重配置加速堆栈方案，旨在帮助全球最大的云端服务供应商
2016-11-16 16:42:23648 一种基于忆阻器的可重配置逻辑电路_张波
2017-01-08 10:18:574 这里提到的局部重配置技术（Partial Reconfiguration） 是现场可编程门阵列（呵呵，就是FPGA了） 器件中的一部分。指的是在FPGA其他部分还在正常运行的情况下对其局部进行的重新配置。
2017-02-11 16:32:112622 Suite HLx 2017.1版中广泛纳入部分重配置技术，为有线和无线网络、测试测量、航空航天与军用、汽车以及数据中心等丰富应用，提供动态的现场升级优势和更高的系统集成度。
2017-04-27 18:38:082782 
Programmable Gate Arry）是指在线可编程逻辑阵列，最早为Xilinx公司推出。多为SRAM框架或查表框架，需外接配置用的EPROM下载。Xilinx将SRAM框架或查表框架，需外接配置用的EPROM
2017-06-19 09:59:133996 工作效率。通过FPGA 的多重配置可以有效地精简控制结构的设计，同时可以用逻辑资源较少的FPGA 器件实现需要很大资源才能实现的程序。以Virtex5系列开发板和配置存储器SPIFLASH为基础，从硬件电路和软件设计两个方面对多重配置进行分析，给出了多
2017-10-12 17:57:0815 FPGA 动态局部重配置技术是近几年才发展起来的一项新技术。这项技术可以使 FPGA运行时，通过 JTAG或 SelectMAP（ICAP）动态重配置部分区域，而不影响非重配置区域的正常工作
2017-10-18 16:38:594 的应用。在主流的FPGA中，绝大多数都采用了SRAM来存放配置数据，称为SRAM FPGA。这种FPGA的突出优点是可以进行多次配置。通过给FPGA加载不同的配置数据，即可令其实现不同的逻辑功能．FPGA这种可重配置的能力将给数字系统的设计带来很大的方便。
2018-07-18 12:50:002407 
针对虚拟网络映射中能耗过高、接收率偏低和负载不够均衡等问题，提出一种基于虚拟资源整合的综合性重配置算法-HEAR算法。该重配置算法分为两个阶段：节点重配置阶段优先将映射虚拟节点最少的物理节点上的虚拟
2017-12-20 11:31:580 如何在 Arria 10 中实现 I/O 锁相环 (PLL) 重配置
2018-06-20 00:57:003438 
赛灵思公司（Xilinx）宣布，在2016全球超算大会（SC 16）上宣布推出一套全新的技术——赛灵思可重配置加速堆栈方案，旨在帮助全球最大的云端服务供应商们快速开发和部署加速平台。专门针对
2018-07-31 09:08:00731 存储配置数据。配置数据决定了PLD内部互连和功能，改变配置数据，也就改变了器件的逻辑功能。SRAM编程时间短，为系统动态改变PLD的逻辑功能创造了条件。但由于SRAM的数据易失的，配置数据必须保存在PLD器件以外的非易失存储器内，才能实现在线可重配置(ICR)。
2020-01-15 07:57:002612 
结合对FPGA重配置方案的软硬件设计，本文通过PC机并通过总线(如PCI总线)将配置数据流下载到硬件功能模块的有关配置芯片，从而完成配置FPGA的全过程。该方法的软件部分基于Visual C++的开发环境，并用C++语言开发动态连接库，以用于软件设计应用程序部分的调用。
2018-12-30 09:26:002425 
由于大规模高密度可编程逻辑器件多采用SRAM工艺，要求每次上电，对FPGA器件进行重配置，这就使得可以通过监视配置的位数据流，进行克隆设计。因此，在关键、核心设备中，必须采用加密技术保护设计者的知识产权。
2018-11-20 09:28:411967 
本视频介绍了UltraScale +芯片的部分重配置功能，展示了Vivado Design Suite中部分重配置的新功能，并介绍了对部分重配置的更广泛的访问权限
2018-11-20 06:25:003831 在当今变化的市场环境中，产品是否便于现场升级、便于灵活使用，已成为产品进入市场的关键因素。而基于 SRAM结构的 FPGA器件的出现，为系统设计者动态改变运行电路中的逻辑功能创造了条件，也为现场升级
2020-08-19 16:26:141803 
SRAM是随机存取存储器的一种。所谓的静态是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。SRAM不需要刷新电路即能保存它内部存储的数据，因此SRAM具有较高的性能。 SRAM的速度快
2020-09-19 11:42:256553 TD-LTE SRS带宽重配置导致掉话率高案例说明。
2021-03-25 09:51:3320 Partial Reconfiguration（部分重配置）在现在的FPGA应用中越来越常见，我们这次的教程以Project模式为例来说明部分重配置的操作过程。
2021-07-05 15:28:243140 
星载嵌入式处理器软件在轨重配置技术研究(嵌入式开发培训费用)-该文档为星载嵌入式处理器软件在轨重配置技术研究总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
2021-07-30 17:07:5911 在过去的十年中，可编程逻辑器件（PLD）市场不断增长，对PLD的需求不断增加。具有可编程特性且可编程的芯片称为PLD。PLD也称为现场可编程器件（FPD）。FPD用于实现数字逻辑，用户可以配置集成电路以实现不同的设计。这种集成电路的编程是通过使用EDA工具进行特殊编程来完成的。
2022-03-22 12:36:245304 一般情况下，要重新配置一个FPGA需要使其处于复位状态，并通过外部控制器重新加载一个新设计到器件中。而局部重配置技术允许在FPGA内部或外部的控制器在加载一个局部设计到一个可重配置模块中时
2023-03-17 14:03:391508 除通过外部多功能IO来选择之外，易灵思通过内部重配置实现远程更新操作也非常简单。
2023-05-30 09:24:32712 
单元存储配置数据。配置数据决定了PLD内部互连和功能，改变配置数据，也就改变了器件的逻辑功能。SRAM编程时间短，为系统动态改变PLD的逻辑功能创造了条件。但由于SRAM的数据易失的，配置数据必须保存在PLD器件以外的非易失 存储器 内，才能实现在线可重配置(
2023-05-30 11:00:01434 存储配置数据。配置数据决定了PLD内部互连和功能，改变配置数据，也就改变了器件的逻辑功能。SRAM编程时间短，为系统动态改变PLD的逻辑功能创造了条件。但由于SRAM的数据易失的，配置数据必须保存在PLD器件以外的非易失存储器内，才能实现在线可重配置(ICR)。
2023-05-30 10:59:00449 
PLD是可编程逻辑器件（Programmable Logic Device）的缩写。它是一种集成电路芯片，具有可编程的逻辑功能。PLD可以根据用户需求进行编程，实现特定的逻辑功能和电路设计。
2023-07-05 15:50:352557 SRAM (Static Random Access Memory)是一种高速、随机访问的存储器，它以其快速的读写操作和不需要刷新的特点而受到广泛使用。本文将详细介绍SRAM的读写电路
2023-12-18 11:22:39501
电子发烧友App
工商网监
评论