0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

易灵思内部重配置实现远程更新

XL FPGA技术交流 来源:XL科技 作者:XL科技 2023-05-30 09:24 次阅读

除通过外部多功能IO来选择之外,易灵思通过内部重配置实现远程更新操作也非常简单。

(1)使能内部重配置接口

1、在interface Designer中选择Device Setting ->Configuration

2、打开EnableInternalReconfigurationInterface

3、生成例化接口添加到top文件。

480f09ec-fe06-11ed-90ce-dac502259ad0.png

关于重配置接口就以下几个信号

inputcfg_ERROR,
output[1:0]cfg_CBSEL,
outputcfg_CONFIG,
outputcfg_ENA

其中_CBSEL就是选择那个image的。ENA拉高就可以启动相应image加载。

(2)重配置过程操作

1、通过_CBSEL选择相应的image;

2、拉高_ENA;

3、使能_CONFIG为高;

4、如果_ERROR为0重配置成功。

(3)组合image文件的生成

1、在Efinity Programmer中,点击combine multiple Image Files项。

4818d404-fe06-11ed-90ce-dac502259ad0.png

(2)在CBSEL为00的地方添加golden image,其余添加APP_image即可以,地址如果不给定,会自动分配。填写输出文件,点击apply生成即可。

481f3d12-fe06-11ed-90ce-dac502259ad0.png

更详细的信号请参考易灵思AN010.

1、通过内部重配置远程更新也要注意在上电时外部CSEL管脚的状态,如果没有指向goden image或者app image,那么会要等待一段时间,文档说应该会加载6次,大概41s。

2、下面是重配置流程图。

(1)上电之后,CRESET_N上升沿触发配置过程。

(2)golden image加载完成之后进入user mode;

(3)用户启动重配置触发,配置新image;

(4)如果配置成功则进入user mode,如果没有配置成功则会加载6次;

(5)6次之后_ERROR拉高,并再次加载golden image;

(6)如果不想反复以上操作可以通过检测_ERROR来禁止下次的New image配置触发。

4827ee8a-fe06-11ed-90ce-dac502259ad0.png

下面提供一个demo,CONFIG只需要拉高一个时钟周期即可

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接口
    +关注

    关注

    33

    文章

    7640

    浏览量

    148497
  • 流程图
    +关注

    关注

    2

    文章

    61

    浏览量

    18618
  • 触发
    +关注

    关注

    1

    文章

    82

    浏览量

    22473
  • 远程更新
    +关注

    关注

    0

    文章

    8

    浏览量

    7591
  • 易灵思
    +关注

    关注

    5

    文章

    35

    浏览量

    4683

原文标题:易灵思内部重配置实现远程更新 -v1

文章出处:【微信号:gh_ea2445df5d2a,微信公众号:FPGA及视频处理】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    基于SPI FLASH的FPGA多重配置

    通过FPGA的多重配置可以有效地精简控制结构的设计,同时可以用逻辑资源较少的FPGA器件实现需要很大资源才能实现的程序。以Virtex5系列开发板和配置存储器SPI FLASH为基础,
    发表于 01-24 14:17 1.4w次阅读
    基于SPI FLASH的FPGA多<b class='flag-5'>重配置</b>

    采用FPGA实现DisplayPort详细教程【赛内部资料】

    公司高级产品营销经理 Neal KendallQuantum Data市场营销经理采用FPGA实现DisplayPort详细教程【赛内部
    发表于 03-01 11:10

    Xilinx PlanAhead部分动态重配置疑问

    Xilinx PlanAhead工具资料说可以用来部分动态重配置,我现在想对芯片的每一帧中每一位进行逐位翻转的动态重配置,使用PlanAhead能够实现么?应该怎么理解Planahead的部分
    发表于 06-01 10:11

    Cyclone IV器件的配置远程系统更新

    本章节介绍了 Cyclone® IV 器件的配置远程系统更新。Cyclone IV (Cyclone IV GX和 Cyclone IV E)器件使用 SRAM 单元存储配置数据。由
    发表于 11-14 10:13

    Cyclone IV 动态重配置

    Cyclone® IV GX 收发器支持对收发器的不同部分进行动态重配置,而无需对器件的任何部分断电。本章节提供并讲解了用于动态重配置各种模式的实例。您可以使用 ALTGX_RECONFIG
    发表于 11-14 10:53

    动态部分重配置

    ,以便为Microblaze实现不同的periferal。我已经读过Spartan3 FPGA支持部分重配置,但我不知道它是否支持动态重配置,而Microblaze仍在使用中。有帮助吗?提前致谢缺口
    发表于 05-14 06:28

    有哪几种ISE设计套件配置版本 ?

    有哪几种ISE设计套件配置版本 ?
    发表于 04-30 06:30

    基于ARM和FPGA的终端重配置硬件平台实现

    介绍了基于ARM和FPGA的端到端重配置终端的硬件平台设计方法。给出了系统设计的硬件结构和重要接口, 提出了由ARM微处理器通过JTAG在系统配置FPGA的方法, 以满足重配置系统中软件
    发表于 09-14 16:40 21次下载

    软件无线电平台可重配置接口的实现

    实现了一种用于上位机和FPGA处理板之间通信的可重配置接口,详细介绍了该接口的包格式设计和FPGA逻辑设计。仿真结果表明,该可重配置接口能根据信令,实现准实时在线参数
    发表于 11-22 15:15 12次下载

    FPGA的全局动态可重配置技术

    FPGA的全局动态可重配置技术主要是指对运行中的FPGA器件的全部逻辑资源实现在系统的功能变换,从而实现硬件的时分复用。提出了一种基于System ACE的全局动态可重配置设计方法,
    发表于 01-04 17:06 54次下载

    基于SRAM的可重配置电路

    基于SRAM的可重配置PLD(可编程逻辑器件)的出现,为系统设计者动态改变运行电路中PLD的逻辑功能创造了条件。PLD使用SRAM单元来保存字的配置数据决
    发表于 06-20 11:05 858次阅读
    基于SRAM的可<b class='flag-5'>重配置</b>电路

    在 Arria 10 中实现 I/O 锁相环重配置的方法

    如何在 Arria 10 中实现 I/O 锁相环 (PLL) 重配置
    的头像 发表于 06-20 00:57 3479次阅读
    在 Arria 10 中<b class='flag-5'>实现</b> I/O 锁相环<b class='flag-5'>重配置</b>的方法

    Vivado Design Suite的部分重配置的新功能介绍

    本视频介绍了UltraScale +芯片的部分重配置功能,展示了Vivado Design Suite中部分重配置的新功能,并介绍了对部分重配置的更广泛的访问权限
    的头像 发表于 11-20 06:25 3882次阅读

    基于SRAM的可重配置电路PLD

    内,以便系统在适当的时候将其下载到PLD中,从而实现在电路可重配置ICR(In-Circuit Reconfigurability,在电
    发表于 02-23 14:30 717次阅读
    基于SRAM的可<b class='flag-5'>重配置</b>电路PLD

    赛灵思的局部重配置技术(Partial Reconfiguration)

    一般情况下,要重新配置一个FPGA需要使其处于复位状态,并通过外部控制器重新加载一个新设计到器件中。而局部重配置技术允许在FPGA内部或外部的控制器在加载一个局部设计到一个可重配置模块
    的头像 发表于 03-17 14:03 1577次阅读