SN74GTLP21395 具有独立 LVTTL 端口、Fdbk 路径和可选择极性的双路 1 位 LVTTL/GTLP 可调节边沿速率总线 Xcvrs

SN74GTLP21395是两个1位，高驱动，3线总线收发器，提供LVTTL到GTLP和GTLP到LVTTL信号 - 应用程序的级别转换，例如主时钟和辅助时钟，需要单独的输出启用和真/补控制。该器件允许透明和反向透明的数据传输模式，具有独立的LVTTL输入和LVTTL输出引脚，为控制和诊断监控提供反馈路径。该器件提供以LVTTL逻辑电平工作的卡与工作在GTLP信号电平的背板之间的高速接口，专为与德州仪器3.3-V 1394背板物理层控制器配合使用而设计。高速（比标准LVTTL或TTL快约三倍）背板操作是GTLP降低输出摆幅（<1 V），降低输入阈值电平，改善差分输入，OEC ??的直接结果。电路和TI-OPC ??电路。改进的GTLP OEC和TI-OPC电路最大限度地缩短了总线建立时间，并使用多种背板模型进行了设计和测试。高驱动器允许在负载很重的背板中进行入射波切换，其等效负载阻抗低至11 。 /p>

Y输出设计用于吸收高达12 mA的电流，包括等效的26- 电阻器可减少过冲和下冲。

GTLP是德州仪器（TI）衍生的Gunning收发器逻辑（GTL）JEDEC标准JESD 8-3。 SN74GTLP21395的交流规格仅在优选的较高噪声容限GTLP下给出，但用户可以灵活地在GTL上使用该器件（V _TT = 1.2 V且V _{REF < /sub> = 0.8 V）或GTLP（V TT = 1.5 V且V REF = 1 V）信号电平。有关在FB + /BTL应用中使用GTLP器件的信息，请参阅TI应用报告，德州仪器GTLP常见问题解答，文献编号SCEA019和BTL应用中的 GTLP ，文献编号SCEA017。}

通常，B端口工作在GTLP信号电平。 A端口和控制输入工作在LVTTL逻辑电平，但具有5 V容差，并与TTL或5 V CMOS器件兼容。 V _REF 是B端口差分输入参考电压。

该器件完全适用于使用I _off 的上电插入应用，上电3状态，BIAS V _CC 。 I _off 电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置于高阻态，从而防止驱动器冲突。 BIAS V _CC 电路对B端口输入/输出连接进行预充电和预处理，防止在插入或拔出卡时干扰背板上的有效数据，并允许真正的实时插入功能。

该GTLP器件具有TI-OPC电路，可有效限制由于背板不正确，卡分布不均匀或在低电平到高电平信号转换期间出现空隙而引起的过冲。这样可以改善信号完整性，从而在较高频率下保持足够的噪声容限。

高驱动GTLP背板接口设备具有可调边沿速率控制（ERC）。在低电平和高电平之间改变ERC输入电压可调节B端口输出的上升和下降时间。这使设计人员能够优化系统数据传输速率和背板负载的信号完整性。

当V CC 介于0和1.5 V之间，器件在上电或断电期间处于高阻态。但是，为确保高阻抗状态高于1.5 V，输出使能（OE \）输入应通过上拉电阻连接到V _CC ;电阻的最小值由驱动器的电流吸收能力决定。