SN74FB1653 具有缓冲时钟线路的 17 位 LVTTL/BTL 通用存储收发器

SN74FB1653包含一个带缓冲时钟的8位和9位收发器。时钟和收发器设计用于在LVTTL和BTL环境之间转换信号。该器件专为与IEEE Std 1194.1-1991（BTL）兼容而设计。

A端口工作在LVTTL信号电平。当A端口输出使能（OEA）为高电平时，A输出反映B \端口数据的反转。当OEA为低电平或V _CC （5 V）通常小于2.5 V时，A输出处于高阻态。

B端口工作于BTL信号电平。开集极B \端口指定吸收100 mA。为B \输出提供两个输出使能（OEB和OEB）\。当OEB为低电平时，OEB \为高电平，或者V _CC （5 V）通常小于2.5 V，B端口关闭。

时钟选择（ 2SEL1和2SEL2）输入用于配置TTL到BTL时钟路径和延迟（参见 MUX-MODE DELAY 表）。

BIAS V _{CC当未连接V CC （5 V）时，}在BTL输出上建立1.62 V和2.1 V之间的电压。

BG V _CC 和BG GND是偏置发生器的电源输入。

V _REF 是内部产生的电压源。建议将V _REF 与0.1μF电容去耦。

当此设备从AI到A0以大于50的频率运行时，应使用增强的散热技术频率大于100 MHz时，或从AI到B \或B \到A0。