SN74GTLPH16912 18 位 LVTTL 到 GTLP 通用总线收发器

SN74GTLPH16912是一款中驱，18位UBT ??提供LVTTL到GTLP和GTLP到LVTTL信号电平转换的收发器。它允许透明，锁存，时钟和时钟使能的数据传输模式。该器件提供以LVTTL逻辑电平工作的卡与以GTLP信号电平工作的背板之间的高速接口。高速（比标准TTL或LVTTL快约三倍）背板操作是GTLP降低输出摆幅（<1 V），降低输入阈值电平，改善差分输入，OEC ??的直接结果。电路和TI-OPC ??电路。改进的GTLP OEC和TI-OPC电路最大限度地缩短了总线建立时间，并使用多种背板模型进行了设计和测试。中等驱动器允许在负载很重的背板中进行入射波切换，其负载阻抗等效于19 。

GTLP是Gunning Transceiver Logic（GTL）JEDEC标准JESD 8-3的德州仪器（TI ??）衍生物。 SN74GTLPH16912的交流规格仅在优选的较高噪声容限GTLP下给出，但用户可以灵活地在GTL（V _TT = 1.2 V和V _{REF）使用该器件} = 0.8 V）或GTLP（V _TT = 1.5 V且V _REF = 1 V）信号电平。

通常，B端口工作在GTLP信号电平。 A端口和控制输入工作在LVTTL逻辑电平，但具有5 V容差，并兼容TTL和5 V CMOS输入。 V _REF 是B端口差分输入参考电压。

使用I _off ，上电3状态和BIAS V _CC 完全为实时插入应用指定此设备。 I _off 电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置于高阻态，从而防止驱动器冲突。 BIAS V _CC 电路对B端口输入/输出连接进行预充电和预处理，防止在插入或移除卡时干扰背板上的有效数据，并允许真正的实时插入功能。

该GTLP器件具有TI-OPC电路，可有效限制由于背板不正确，卡分布不均匀或在低电平到高电平信号转换期间出现空插槽而导致的过冲。这改善了信号完整性，允许在较高频率下保持足够的噪声容限。

有源总线保持电路将未使用或未驱动的LVTTL数据输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。

当V _CC 介于0和1.5 V之间时，器件在上电或断电期间处于高阻态。但是，为确保高阻抗状态高于1.5 V，输出使能（OE \）输入应通过上拉电阻连接到V _CC ;电阻的最小值由驱动器的电流吸收能力决定。