电子发烧友App

硬声App

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>模拟技术>接口/时钟/PLL>JESD204B发射器的PHY性能的三个关键性能指标详解

JESD204B发射器的PHY性能的三个关键性能指标详解

12下一页全文

本文导航

  • 第 1 页:JESD204B发射器的PHY性能的三个关键性能指标详解
  • 第 2 页:浴盆图
收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论

查看更多

相关推荐

如何实现JESD204B时钟方案最大性能

(SYSREF)模式,以及如何用它们来最大限度地提高JESD204B时钟方案的性能。 LMK04821系列器件为该话题提供了很好的范例研究素材,因为它们是高性能的双环路抖动清除器,可在具有器件和SYSREF时钟的子类1时钟方案里驱动多达七个JESD204B转换器或逻辑器件。图1是
2018-05-14 08:48:189732

5G无线测试仪高通道数JESD204B时钟生成参考设计

JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏差。此
2018-10-15 15:09:38

JESD204C的标准和新变化

速率以支持更高带宽应用的需求,提高有效载荷传输的效 率,改进链路稳健性。此外,他们希望编写一JESD204B更清晰的规范,同时修复该版本标准中的一些错误。他们还希望提供向后兼容JESD204B
2021-01-01 07:44:26

JESD204接口简介

数据通道上的偏斜。可使用称为Rx缓冲延迟(RBD)的可编程周期数,在明确定义的时刻将缓冲数据同时释放。 除了确定延迟,JESD204B支持的通道数据速率上升到12.5 Gbps,并将设备划分为三个不同的速度等级
2019-05-29 05:00:03

JESD204标准解析

500MSPS以下的转换。除了确定延迟,JESD204B支持的通道数据速率上升到12.5Gbps,并将设备划分为三个不同的速度等级:所有三个速度等级的源阻抗和负载阻抗相同,均定义为100 Ω±20%。第一
2019-06-17 05:00:08

JESD204B 串行链路的均衡器优化

`描述采用均衡技术可以有效地补偿数据转换JESD204B 高速串行接口中的信道损耗。此参考设计采用了 ADC16DX370 双 16 位 370 MSPS 模数转换 (ADC),该转换利用
2015-05-11 10:40:44

JESD204B中的确定延迟到底是什么? 它是否就是转换的总延迟?

什么是8b/10b编码,为什么JESD204B接口需使用这种编码?怎么消除影响JESD204B链路传输的因素?JESD204B中的确定延迟到底是什么? 它是否就是转换的总延迟?JESD204B如何使用结束位?结束位存在的意义是什么?如何计算转换的通道速率?什么是应用层,它能做什么?
2021-04-13 06:39:06

JESD204B串行接口时钟的优势

性能下降。当然SYSREF 工作在脉冲模式,LMK04820 是一完美选择。如果板上JESD204B 时钟路数较多,LMK04820 的输出不能满足要求,可以用LMK1802 扩展得到更多的时钟输出
2019-06-19 05:00:06

JESD204B串行数据链路接口问题

MS-2503: 消除影响JESD204B链路传输的因素
2019-09-20 08:31:46

JESD204B偶尔失锁的情况

使用AD6688时遇到一JESD204B IP核问题。参考时钟为156.25MHz,参数L=2,F=2,K=32,线速率为6.25Gbps,使用的为SYSREF always中的每个SYSREF都
2019-04-11 21:12:09

JESD204B协议介绍

在使用我们的最新模数转换 (ADC) 和数模转换 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E 上的该
2022-11-21 07:02:17

JESD204B协议有什么特点?

在使用最新模数转换 (ADC) 和数模转换 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。那么在解决 ADC 至 FPGA
2021-04-06 06:53:56

JESD204B接口标准信息理解

作者:Ken C在使用我们的最新模数转换 (ADC) 和数模转换 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在
2018-09-13 14:21:49

JESD204B是什么工作原理?控制字符是什么?

JESD204B的工作原理JESD204B的控制字符
2021-04-06 06:01:20

JESD204B生存指南

JESD204B生存指南
2019-05-28 12:08:12

JESD204B的优势

的是 JESD204B 接口将如何简化设计流程。与 LVDS 及 CMOS 接口相比,JESD204B 数据转换串行接口标准可提供一些显著的优势,包括更简单的布局以及更少的引脚数。因此它能获得工程师
2022-11-23 06:35:43

JESD204B的常见疑问解答

JESD204B规范提供称为“多点链路”的接口。它是一种连接三个三个以上JESD204B设备的通信链路。取决于转换的使用方式,相比单点链路,这种链路配置在某些情况下更为有效。 比如
2024-01-03 06:35:04

JESD204B的系统级优势

说是不可接受的。尽管 JESD204B 可提供很多优势,但有些应用要求极短的时延,最好是无时延。一很好的实例是电子战中使用的信号屏蔽。该设备不仅要求绝对时延,而且需要最大限度地降低任何可能的延迟。对于
2018-09-18 11:29:29

JESD204B转换的确定性延迟解密

处理模块之间的任何延迟失配都会使性能下降。对 于交错式处理而言,样本对齐同样是必需的;在交错式处 理时,一转换样本后紧跟另一样本,且时间仅为一 时钟周期中的一小部分。JESD204B代高速串行
2018-10-15 10:40:45

JESD204B高速串行接口链路的均衡器优化参考设计包括原理图,物料清单及参考指南

in JESD204B high speed serial interfaces for data converters. This reference design features the ADC16DX370, a
2018-08-09 08:40:10

jesd204B调试经验有哪些?注意事项是什么?

jesd204B调试经验有哪些?注意事项是什么?
2021-06-21 06:05:50

jesd204b

我最近尝试用arria 10 soc实现与ad9680之间的jesd204B协议,看了很多资料,却依然感觉无从下手,不知道哪位大神设计过此协议,希望可以请教一番,在此先谢过。
2017-12-13 12:47:27

jesd204b ip核支持的线速率

因实际需求,本人想使用JESD204b的ip核接收ADC发送过来的数据,ADC发送的数据链路速率是15gbps, 厂家说属于204b标准。我看到jesd204b的ip核标准最大是12.5gbps,但是支持的支持高达16.375 Gb/s的非标准线速率。请问我可以使用这个IP核接收ADC的数据吗?
2020-08-12 09:36:39

AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的?

AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的
2023-12-04 07:27:34

FMC子卡设计资料保存:FMC451-基于JESD204B的4路1GspsAD 4路1.25Gsps DA FMC子卡

板卡功能参数内容ADC芯片型号ADS54J60路数4路ADC,采样率1Gsps数据位16bit数字接口JESD204B模拟接口交流耦合模拟输入±1V输入阻抗50Ω模拟指标 DAC芯片型号DAC39J84
2022-07-21 16:10:34

FPGA高速数据采集设计之JESD204B接口应用场景

接收的SERDES传播出去。接收将把数据送入FIFO,然后在下一(RX)LMFC边界开始输出数据。发送SERDES输入与接收FIFO输出之间的已知关系称为确定性延迟。JESD204B具体
2019-12-03 17:32:13

FPGA高速数据采集设计之JESD204B接口应用场景

JESD204B的缺点是具有更长的绝对时延,这对于有些应用来说是不可接受的。尽管JESD204B可提供很多优势,但有些应用要求极短的时延,最好是无时延。一很好的实例是电子战中使用的信号屏蔽。该设备
2019-12-04 10:11:26

PLC的特点及其性能指标有哪些

PLC的特点有哪些?PLC是由哪些部分组成的?PLC编程语言有哪几种?PLC有哪些性能指标
2021-09-18 06:12:24

Sigma-Delta ADC的基本原理及性能指标是什么?

Sigma-Delta ADC的基本原理是什么?Sigma-Delta ADC有哪些性能指标
2021-06-22 08:04:32

TD-SCDMA无线网络关键性能指标测试

概述 为了能够给用户提供可靠的通信保证,移动通信系统的无线网络必须满足合适的性能指标。覆盖、容量、切换性能,都是衡量一移动通信系统无线网络性能关键指标(KPI)。  对于TD-SCDMA系统
2019-06-05 08:14:59

ad9680 JESD204B接口rx_sync信号同步和失锁周期性出现怎么解决?

使用AD9680时遇到一问题,AD9680采样率为1Gsps,JESD204B IP核的GTX参考时钟为250MHz,参数L=4,F=2,K=32,线速率为10Gbps,使用的为SYSREF
2023-12-12 08:03:49

ad9680 JESD204B接口同步信号RX_SYNC失锁 请问怎么解决?

使用AD9680时遇到一问题,AD9680采样率为1Gsps,JESD204B IP核的GTX参考时钟为250MHz,参数L=4,F=2,K=32,线速率为10Gbps,使用的为SYSREF
2018-08-08 07:50:35

一文读懂JESD204B标准系统

JESD204B到底是什么呢?是什么导致了JESD204B标准的出现?什么是JESD204B标准?为什么关注JESD204B接口?
2021-05-24 06:36:13

串行LVDS和JESD204B的对比

通道成为可能,并且对用于蜂窝基站的无线基础设施收发尤为重要。JESD204A还提供多器件同步支持,这有利于医疗成像系统等使用大量ADC的应用。JESD204B是该规范的第三个修订版,将最大通道速率
2019-05-29 05:00:04

什么是总线?具有哪些类型?特性及性能指标是什么?

什么是总线?具有哪些类型?总线特性及性能指标是什么?
2021-10-26 08:10:13

JESD204B subclass1来讨论时钟的时序需要以及TI时钟芯片方案的实现

时钟网络。一,JESD204B时钟网络原理概述 本文以JESD204B subclass1来讨论时钟的时序需要以及TI时钟芯片方案的实现。任何一串行协议都离不开帧和同步,JESD204B也不例外,也
2019-12-17 11:25:21

任意波形发生有哪些性能指标

信号源型号前面几个字母的意思是什么?任意波形发生有哪些性能指标
2021-05-08 06:13:18

使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低如何解决?

我在使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低。通过读寄存值如图,发现REG470和REG471都为0xFF,而REG472始终为0.不知有谁知道是什么原因?该如何解
2023-12-04 07:30:17

关于JESD204B接口你想知道的都在这

关于JESD204B接口你想知道的都在这
2021-09-29 06:56:22

在Xilinx FPGA上快速实现JESD204B

JESD204B逻辑核(子类1)的SYSREF输入被准确采到,以确保JESD204链路的确定性延迟。若要获得可靠的JESD链路初始化性能,GTX/GTH收发JESD204核的复位序列十分关键;因此
2018-10-16 06:02:44

基于高速串行数字技术的JESD204B链路延时设计

描述JESD204B 链路是数据转换数字接口的最新趋势。这些链路利用高速串行数字技术提供很大的益处(包括增大的信道密度)。此参考设计解决了其中一采用新接口的挑战:理解并设计链路延迟。一示例实现
2018-11-21 16:51:43

如何去实现JESD204B时钟?

JESD204B数模转换的时钟规范是什么?JESD204B数模转换有哪些优势?如何去实现JESD204B时钟?
2021-05-18 06:06:10

如何让JESD204B在FPGA上工作?FPGA对于JESD204B需要多少速度?

的模数转换(ADC)和数模转换(DAC)支持最新的JESD204B串行接口标准,出现了FPGA与这些模拟产品的最佳接口方式问题。FPGA一直支持千兆串行/解串(SERDES)收发。然而在过去,大多数ADC
2021-04-06 09:46:23

如何采用系统参考模式设计JESD204B时钟

LMK04821系列器件为该话题提供了很好的范例研究素材,因为它们是高性能的双环路抖动清除,可在具有器件和SYSREF时钟的子类1时钟方案里驱动多达七JESD204B转换或逻辑器件。图1是典型
2022-11-18 06:36:26

宽带数据转换应用的JESD204B与串行LVDS接口考量

  JESD204B是该规范的第三个修订版,将最大通道速率提升至12.5 Gbps。JESD204B还增加了对确定延迟的支持,该功能可在接收发射器之间进行同步状态的通信。JESD204B还支持谐波时钟
2021-11-03 07:00:00

JESD204B输出的14位170Msps双通道ADC

DC1974A-C,LTC2122演示板,14位,170Msps双通道ADC,带JESD204B输出。演示电路1974A-C支持具有符合JESD204B标准的CML输出的LTC2122,14位双
2019-06-20 08:05:16

影响示波器的主要性能指标包括哪些?

影响示波器的主要性能指标包括哪些?
2021-05-12 06:19:27

无法在Vivado 2013.4中为JESD204B v5.1生成比特流

时“write_bitstream -force jesd204_tx_example_design.bit”我的许可证经理似乎表明我们的JESD204B核心许可证仍然有效(至少到2013年12月)。许可证管理显示IP
2018-12-10 10:39:23

时序至关重要:怎么提高JESD204B时钟方案的性能

是高性能的双环路抖动清除,可在具有器件和SYSREF时钟的子类1时钟方案里驱动多达七JESD204B转换或逻辑器件。图1是典型JESD204B系统(以LMK04821系列器件作为时钟解决方案)的高级
2018-09-06 15:10:52

构建JESD204B链路的步骤

作者:Ken C在上篇博客《理解JESD204B协议》中,我对 JESD204B 协议中的三个状态进行了概括性的功能介绍。这三个状态对于在链路的 TX 和 RX 之间构建有效数据链路非常重要,它们
2018-09-13 09:55:26

构建JESD204B链路的步骤

在上篇博客《理解JESD204B协议》中,我对 JESD204B 协议中的三个状态进行了概括性的功能介绍。这三个状态对于在链路的 TX 和 RX 之间构建有效数据链路非常重要,它们是:代码组同步
2022-11-21 07:18:42

性能指标测试

性能指标测试
2012-08-17 14:51:24

薄膜开关基本类型及性能指标介绍

薄膜开关基本类型及性能指标详解
2021-04-15 07:44:52

请问如何在K7的IP核-JESD204_phy中使用GTGREFCLK?

_gt_i / gt0_jesd204_0_phy_gt_i / gtxe2_i:使用GTGREFCLK仅用于测试目的。这具有可用时钟方法的最低性能,并且可能降低收发性能。请注意,使用BUFG驱动REFCLK可能会导致GTGREFCLK的使用。
2020-08-11 10:37:54

通过同步多个JESD204B ADC实现发射器定位参考设计

探讨如何同步多个带 JESD204B 接口的模数转换 (ADC) 以便确保从 ADC 采样的数据在相位上一致。主要特色同步 2 采样频率为 3.072GHz 的千兆采样 ADC系统可扩展到超过 2
2018-07-13 06:47:51

通过同步多个JESD204B ADC实现发射器定位参考设计

探讨如何同步多个带JESD204B 接口的模数转换 (ADC) 以便确保从 ADC 采样的数据在相位上一致。特性同步 2 采样频率为 3.072GHz 的千兆采样 ADC系统可扩展到超过 2
2022-09-19 07:58:07

高通道数JESD204B菊链可扩展时钟解决方案

多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除和带有集成式 VCO 的 LMX2594 宽带 PLL,能够实现低于 10ps 的时钟间偏斜。此设计经过 TI
2018-12-28 11:54:19

频率响应法-- 频域性能指标和时域性能指标的关系

频率响应法-- 频域性能指标和时域性能指标的关系  频域性能指标和时域性能指标的关系
2009-07-27 14:28:5610570

检测系统的性能指标

2.1 静态特性及性能指标 2.1.1 静态特性 2.1.2 静态性能指标 2.2 动态特性及性能指标 2.2.1 传递函数 2.2.2 阶跃响应和时域动态性能指标 2.2.3 正弦响应和频域动态性能指标 2.2.4 无失真检测条件
2011-03-13 20:15:130

JESD204B FPGA调试软件加快高速设计速度

全球领先的高性能信号处理解决方案供应商ADI今天发布了一款基于FPGA的参考设计及配套软件和HDL代码,该参考设计可降低集成JESD204B兼容转换器的高速系统的设计风险。该软件为JESD204B
2013-10-17 16:35:20909

在Xilinx_FPGA上快速实现_JESD204B协议

在Xilinx FPGA上快速实现 JESD204B
2016-01-04 18:03:060

如何构建JESD204B 有效链路

在上篇博客《理解JESD204B协议》中,我对 JESD204B 协议中的三个状态进行了概括性的功能介绍。这三个状态对于在链路的 TX 和 RX 之间构建有效数据链路非常重要,它们是:代码组同步
2017-04-08 04:38:042689

JESD204B协议概述

在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E
2017-04-08 04:48:172131

选择GPS模块要关注哪些关键性能指标

选择GPS模块要关注哪些关键性能指标。GPS模块性能指标主要有接收灵敏度、定位时间、位置精度、功耗、时间精度等。 一 GPS模块的灵敏度 随着GPS 应用范围的不断扩展,业界对GPS 接收机
2017-09-04 14:00:4112

基于JESD204B高速数据传输协议 通过DDC魔法乘以ADC的虚拟通道数

JESD204B是一种高速数据传输协议,采用8位/10位编码和加扰技术,旨在确保足够的信号完整性。针对JESD204B标准,总吞吐量变为在此设置中,由于AD9250中没有其他数字处理任务,所以JESD204B链路(JESD204B发射器)一目了然。
2017-09-08 11:36:0339

JESD204B SystemC module 设计简介(一)

本设计致力于用SystemC语言建立JESD024B的协议标准模型,描述JESD204B的所有行为,并且能够保证用户可以通过该JESD204B的SystemC库,进行JESD204B行为的仿真
2017-11-17 09:36:563002

JESD204B标准及演进历程

在从事高速数据撷取设计时使用FPGA的人大概都听过新JEDEC标准「JESD204B」的名号。近期许多工程师均联络德州仪器,希望进一步了解 JESD204B 接口,包括与FPGA如何互动、JESD204B如何让他们的设计更容易执行等。本文介绍 JESD204B标准演进,以及对系统设计工程师有何影响。
2017-11-18 02:57:0113942

简述Arria10接口JESD204B的与ADI9144性能

Arria10接口的JESD204B与ADI9144的互操作性
2018-06-20 00:06:004053

为便于实现如此庞大的吞吐量,JESD204B标准应运而生

在此设置中,由于AD9250中没有其他数字处理任务,所以JESD204B链路(JESD204B发射器)一目了然。对于JESD204B链路来说,通道A为转换器“0”( M0 ),而通道B为转换器“1”(M1),这就意味着“M”的值为2。此设置的总线路速率为
2018-08-24 11:47:524212

HMC7044: 带 JESD204B 接口的高性能、3.2 GHz、14 路输出抖动衰减器

HMC7044: 带 JESD204B 接口的高性能、3.2 GHz、14 路输出抖动衰减器
2021-03-21 11:14:4411

JESD204B是否真的适合你

作者:Sureena Gupta 如果您有接触使用 FPGA 的高速数据采集设计,没准听说过新术语“JESD204B”。 我在工作中看到过很多工程师询问有关 JESD204B 接口的信息以及
2021-11-10 09:43:33528

JESD204B时钟网络原理概述

明德扬的JESD204B采集卡项目综合上板后,可以使用上位机通过千兆网来配置AD9144和AD9516板卡,实现高速ad采集。最终可以在示波器和上位机上采集到设定频率的正弦波。本文重点介绍JESD204B时钟网络。
2022-07-07 08:58:111296

通过同步多个JESD204B ADC实现发射器定位参考设计

电子发烧友网站提供《通过同步多个JESD204B ADC实现发射器定位参考设计.zip》资料免费下载
2022-09-05 15:10:467

如何构建您的JESD204B 链路

如何构建您的JESD204B 链路
2022-11-04 09:52:113

理解JESD204B协议

理解JESD204B协议
2022-11-04 09:52:123

JESD204B:适合您吗?

JESD204B:适合您吗?
2022-11-07 08:07:230

JESD204B学习手册

JESD204B接口一般用在高速的AD和DA芯片上,用于传输采集到的数据。该接口相比LVDS可以减少大量的IO管脚,所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。
2022-12-22 09:45:181774

FMC子卡设计原理图:FMCJ456-基于JESD204B的2路3GspsAD 2路3Gsps DA FMC子卡

MC子卡模块, 超宽带接收机, 多通道MIMO通信, JESD204B板卡, JESD204B
2023-01-06 10:06:44439

JESD204B是FPGA中的新流行语吗

JESD204B规范是JEDEC标准发布的较新版本,适用于数据转换器和逻辑器件。如果您正在使用FPGA进行高速数据采集设计,您会听到新的流行词“JESD204B”。与LVDS和CMOS接口相比,这一较新的版本具有显著的优势,因为它包括更简单的布局和更少的引脚数。
2023-05-26 14:49:31361

选择BGA维修设备时,应该关注哪些关键性能指标

选择BGA维修设备时,关注其关键性能指标是非常重要的,它可以帮助您更好地识别并获得最佳的维修设备。本文将从六个方面来介绍BGA维修设备的关键性能指标,以帮助您作出更好的决定。 首先是精度指标。BGA
2023-06-16 14:05:53285

JESD204B链路中断时的基本调试技巧

本文旨在提供发生 JESD204B 链路中断情况下的调试技巧简介
2023-07-10 16:32:03802

AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

电子发烧友网为你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相关产品参数、数据手册,更有AD9207
2023-10-16 19:02:55

JESD204B规范的传输层介绍

电子发烧友网站提供《JESD204B规范的传输层介绍.pdf》资料免费下载
2023-11-28 10:43:310

已全部加载完成