应用于OFDM系统中的符号精确定时算法的FPGA设计

　　摘要：OFDM技术是下一代移动通信的主流技术，在信息量大，功率受限的多媒体传感网的OFDM系统中，以突发模式传输数据，要求快速精确地完成定时同步。这里分析了一种应用于OFDM系统中基于长训练序列与本地序列互相关的精同步算法原理，同时给出了算法的FPGA设计方案，并在ISE中和FPGA测试板上进行验证。在实现的过程中，对传统实现方法进行了改进，对本地序列的位数进行截取符号位处理，并且对判决函数进行了近似处理。实现结果表明，该方法在不降低性能的前提下优化了系统资源损耗和运算速度，具有较好的工程实践价值。

　　关键词：OFDM；精确定时；同步算法；FPGA

　　0 引言

　　目前，正交频分复用（OFDM）技术成为多媒体传感器网络信息传输的主流研究方向，并越来越受到人们的关注。OFDM对于符号定时非常敏感，定时误差会造成符号间干扰（ICI），所以符号定时算法的研究在OFDM技术中是至关重要的。

　　定时同步算法通常分为基于非辅助数据的同步算法和基于辅助数据的同步算法。目前应用最广泛的基于导频的定时和频偏估计算法是由Schmidl提出的。这种算法采用相同的两段训练序列进行定时，该方法采用递推公式进行计算，实现复杂度很低，在OFDM系统中被广泛采用，然而这种方法的定时判决函数存在一个误差平台，会引起很大的定时偏差。为了减小定时判决函数的误差平台造成的影响，Minn对Schmidl的方法做出了一定的改进。Minn的定时判决函数是一个尖峰，在一定程度上消除了误差平台的影响；Park提出了一种定时判决函数更加尖锐的波形。但是由于循环前缀的存在，这种方法的判决函数有很大的旁瓣，在循环前缀较长时，几乎与主瓣的高度相同，在信噪比较低的情况下，很难得到正确的定时结果。采用训练序列与本地PN码互相关有明显的单峰值，但在频偏较大的情况下，定时判决函数会严重变形，引起较大的定时误差。

　　本文针对一种长短序列相结合的符号定时算法，给出了精确定时的FPGA设汁方案，并对该方法进行了FPGA实现。在实现的过程中，采用状态机、流水线等设计方法，优化了系统的资源和运算速度，增强了本设计的应用价值。

　　本文首先介绍了OFDM系统的帧结构，然后介绍了精同步的FPGA实现结构，并对实现结构进行了分析，最后对相关Matlab仿真结果进行了分析，并给出精同步FPGA的实现资源损耗报表。

　　1 OFDM数据帧结构

　　本文中OFDM系统参照目前广泛应用于无线局域网中的IEEE 802．11a标准，以突发模式传输数据，其数据帧前端的前导码用作同步，AGC，频偏估计。它的前导码结构如图1所示。前导码包括长训练序列和短训练序列两个部分。短训练序列分为10段，每段长度为32个抽样点；长训练序列分为2段，每段长度为128个抽样点，加上保护前缀，总长度为640个抽样点。前导码之后是数据部分。

　　

　　2 精同步FPGA设计及分析

　　2．1 精同步FPGA设计

　　精同步用于信号的精确定时。本文假设系统已经完成粗频偏估计，系统的频偏在精同步能够容忍的范围内。该设计采用本地序列地与长训练序列相关的方法，由于本地序列不受噪声的影响，相关运算后，判决函数存在明显的单峰值，可进行精确定时。系统后续数据帧还有循环保护前缀和信道估计的处理，精同步的已经可以达到系统性能的要求。

　　本文从资源消耗角度出发，对传统方法进行了改进，在不降低系统性能的前提下优化了系统资源消耗。

　　精同步主要由本地相关器、累加器和阈值判决器三个模块组成，设计采用流水线的方式，实现结构如图2所示。

　　

　　式中：r（n）表示输入数据；C（n）是与本地序列相关的相关值；P（n）表示信号的功率，用作信号能量的归一化。