基于CPLD／FPGA的VHDL语言电路优化设计

　　0 引 言

　　VHDL（Very High Speed Integrated CIRCUITHARDWARE DESCRIPTION Language）是IEEE工业标准硬件描述语言，是随着可编程逻辑器件（PLD）的发展而发展起来的。它是一种面向设计、多层次的硬件描述语言，是集行为描述、RTL描述、门级描述功能为一体的语言，并已成为描述、验证和设计数字系统中最重要的标准语言之一。由于VHDL在语法和风格上类似于高级编程语言，可读性好，描述能力强，设计方法灵活，可移植性强，因此它已成为广大EDA工程师的首选。目前，使用VHDL语言进行CPLD／FPGA设计开发，Altera和LATTICE已经在开发软件方面提供了基于本公司芯片的强大开发工具。但由于VHDL设计是行为级设计，所带来的问题是设计者的设计思想与电路结构相脱节，而且其在设计思路和编程风格等方面也存在差异，这些差异会对系统综合后的电路整体性能产生重要的影响。

　　在VHDL语言电路优化设计当中，优化问题主要包括面积优化和速度优化。面积优化是指CPLD／FPGA的资源利用率优化，即用尽可能少的片内资源实现更多电路功能；速度优化是指设计系统满足一定的速度要求，即用更多的片内资源换取更快的处理速度，常用于视频信号采集系统和通信系统之中。面积优化和速度优化通常是一对矛盾，一般情况下，速度指标是首要的，在满足速度要求的前提下，尽可能实现面积优化。因此，本文结合在设计超声探伤数据采集卡过程中的CPLD编程经验，提出串行设计、防止不必要锁存器的产生、使用状态机简化电路描述、资源共享，利用E2PROM芯片节省片内资源等方法对VHDL电路进行优化。

　　1 VHDL电路优化设计的方法

　　优化设计是可编成逻辑设计的精华所在，如何节省所占用的面积、如何提高设计的性能是可编成逻辑设计的核心，这两点往往也成为一个设计甚至项目成败的关键因素。下面结合超声探伤数据采集卡设计过程中，并基于Altera公司的EPM7192 CPLD芯片的编程经历来论述VHDL电路的优化方法。

　　1.1 采用串行设计代替并行设计

　　串行设计是指把原来单个时钟周期内完成的并行操作的逻辑功能分割出来，提取相同的功能单元，在时间上分时复用这些功能单元，在满足系统速度要求的前提下，用多个时钟周期来完成单个时钟周期即可完成的功能。

　　根据项目的要求，超声探伤数据采集卡要有5个模拟通道，每隔125μs就会采集到330个点。如果等5个超声通道采样结束后再进行数据处理和传输，几乎是不可能满足该超声探伤系统的实时性要求，而且数据量也远远超过ARM板上总线接口的传输速率2 MB／s。对于这么高的实时性要求，最好的解决办法是在CPLD内部进行数据压缩，即边采集边压缩，以满足系统使用的ARM板的总线速率要求。经过系统*估，每个超声通道只需保留一个最大值即可满足系统的性能要求。在这里，通过在三个8位数A，B，C中找出最大值的例子来说明串行设计方法的优势，代码如下所示。

　　

　　

　　程序一是用并行方法设计，而程序二是采用串行方法设计。从表1的实验数据可见，采用串行方法以后，电路的优化效果比较明显。优化前，程序一需要消耗38个宏单元（Micro Cell），一个时钟周期即可完成找最大值操作；优化后，实现相同的逻辑功能程序二仅需要12个宏单元，但需要3个时钟周期才能完成一次运算，优化率达68.4％。值得注意的是，此方法是以速度换取资源的方法，只适用于对速度要求不高的系统。