新思科技推出面向低功耗嵌入式SoC的全新ARC DSP IP解决方案，提升处理器IP核领导地位

　　新思科技全新的ARC VPX DSPs可将物联网、人工智能、汽车和声音/语言处理设计的功耗和面积降低三分之二

　　重点：

　　新思科技的ARC 128位VPX2和256位VPX3 DSP IP核与性能更高的512位VPX5采取了相同的VLIW/SIMD先进架构，，可为特定应用需求提供更大的灵活性

　　这一系列产品可极大提高安全性能，其系统功能安全开发流程已达到 ISO 26262 功能安全标准的最高级别ASIL D，且可以进行随机故障检测

　　MetaWare开发工具包内含C/C++编译器和相关库，能够支持可变矢量长度编程模型，从而加速代码开发和可移植性

　　想了解更多关于全新ARC VPX DSP系列产品的信息，欢迎注册ARC处理器虚拟峰会进行回看，了解处理器IP核的最新技术和趋势

　　加利福尼亚州山景城2021年10月13日 /美通社/ -- 为满足嵌入式应用对功耗、性能、面积（以下简称PPA）的更大需求，新思科技（纳斯达克代码：SNPS）今日宣布，已使用全新的128位ARC VPX2和256位ARC VPX3 DSP处理器扩展其DesignWare® ARC®处理器IP核组合产品。新增的产品与性能更高的512位ARC VPX5 DSP处理器采用了相同的VLIW/SIMD架构，可有效将功耗和面积降低三分之二。ARC VPX DSP IP核系列可通过优化嵌入式工作负载所需的独特PPA来帮助开发者们实现更高的设计灵活性，这些嵌入式工作负载包括IoT传感器融合、雷达和激光雷达处理、发动机控制、声音/语言识别、自然语言处理和其他边缘AI应用等。

　　Neuchips首席运营官CL Chen表示：“可嵌入人工智能的设备对能够高效处理各种DSP和机器学习工作负载的专业处理器有着日益增加的需求，新思科技扩展了ARC VPX处理器系列来支持各种矢量长度，开发者们通过使用新思科技的系列产品可以在设计中实现高性能信号处理，进而设计出更广泛的应用。”Neuchips是一家台湾的初创公司，在人工智能特定计算解决方案领域处于领先地位。

　　Tirias Research首席分析师Jim McGregor表示：“新思科技的ARC DSP处理器产品组合通过扩展，可支持更小的矢量，能够在尺寸、功耗和散热受限的系统中实现信号处理和人工智能。此外，凭借超高浮点性能和功能安全合规性，VPX处理器系列产品非常适用于增长迅速的IoT应用，如汽车、医疗系统和工业自动化等。目前全球已有超过250家客户正在使用新思科技的ARC处理器，每年出货总计超过25亿枚基于ARC处理器的芯片。”

　　可扩展和高度可配置的DSP处理器

　　经过优化，这款矢量长度较小的ARC VPX2和VPX3 DSP处理器可实现高度并行处理，同时最大限度地降低能耗和面积，并采用单核或双核配置以满足各种应用要求。每个VPX内核均包含一个标量执行单元和多个矢量单元，支持8位、16位和32位SIMD计算。VPX DSP支持半精度、单精度和双精度浮点格式，且每个VPX内核最多有三个浮点流水线可用。线性和非线性代数函数中使用的特殊数学函数，采用独特的硬件加速处理方式，可以提供高精度结果。全新的VPX DSPs包括对指令集架构（ISA）和负载/存储带宽的增强，对于使用了快速傅里叶变换（FFT）等常见DSP 函数的已有产品，最高可提升两倍性能。 此外，安全增强型ARC VPX2FS和VPX3FS集成了硬件安全特性，包括内存和接口的纠错码（ECC）保护、安全监视器和锁步机制，有助于开发者们实现ISO 26262 ASIL B级， ASIL C级 和 ASIL D级功能安全合规性的最严格标准。

　　综合性的软件开发环境

　　VPX2和VPX3处理器与新思科技ARC处理器一样，由ARC MetaWare开发工具包支持。MetaWare开发工具包可提供专门优化VPX硬件架构的可变矢量长度软件编程模型，而MetaWare编译器的自动矢量化功能将顺序代码转换为矢量操作可实现最大吞吐量。此外，结合包括DSP、机器学习和线性代数函数在内的强大软件库集，MetaWare开发工具包提供了综合性的编程环境，可加速实现最佳结果，并简化软件可移植性。

　　新思科技IP核营销和战略高级副总裁John Koeter表示，“我们将持续使用最新的VPX DSP处理器来扩展新思科技的DesignWare ARC处理器系列，这也将持续巩固我们在行业中的领先地位。新思科技为开发者们提供全系列可扩展的、软件兼容的DSP IP核解决方案，以满足各种芯片的不同PPA需求。”

　　新思科技广泛的DesignWare IP核组合包括逻辑库、嵌入式存储器、IO、PVT监视器、嵌入式测试、模拟IP、接口IP、安全IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将IP核更快地整合进芯片中，新思科技的“IP Accelerated”计划可提供IP核原型设计套件、IP核软件开发套件和IP核子系统。新思科技对IP核质量的广泛投资和全面的技术支持可以帮助开发者们降低整合风险，并加快上市时间。了解更多信息，请访问https://www.synopsys.com/designware。

　　供货情况

• 　　新思科技DesignWare ARC VPX2和VPX3 DSP处理器IP核将于2021年第四 季度向主要客户推出。
• 　　新思科技DesignWare ARC VPX2FS和VPX3FS处理器IP核将于2022年第一 季度向主要客户推出。

　　ARC处理器虚拟峰会，2021年9月21日-22日

　　ARC处理器虚拟峰会旨在提供专业平台以满足开发者们对PPA的独特要求。MIT的电气工程与计算机科学系（EECS）助理教授Song Han在峰会的TinyML和高效深度学习主题报告中，介绍了TinyML技术如何帮助开发者们实现人工智能（AI）对数据、计算和功耗的特别要求，使设计更环保、更快速、更高效并且更具可持续性。