新思科技推出全新ARC处理器，采用超标量ARCv3指令集架构

5月26日，新思科技（Synopsys， Inc.，纳斯达克股票代码：SNPS）今天宣布推出面向高性能嵌入式应用的全新DesignWare® ARC® HS5x和HS6x处理器IP系列。32位ARC HS5x和64位HS6x处理器有单核和多核版本，采用一种新的超标量ARCv3指令集架构（ISA），在典型条件下，可在16纳米工艺技术中实现高达8750 DMIPS的单核性能，是目前性能最高的ARC处理器。

新款ARC HS处理器的多核版本包括一个创新的互连结构，可连接多达12个核心，支持多达16个硬件加速器的接口，同时保持核心之间的一致性。这些处理器可配置用于实时运行，或配置支持对称多处理（SMP） Linux和其他高端操作系统的高级内存管理单元（MMU）。为了加速软件开发，ARC HS5x和HS6x处理器由ARC MetaWare开发工具套件提供支持，可生成高效代码。新款ARC HS处理器可满足各种高端嵌入式应用的功耗、性能和面积要求，包括固态硬盘（SSD）、汽车控制和信息娱乐、无线基带、无线控制和家庭网络。

忆芯科技首席科学家Bruce Cheng表示：“高端嵌入式应用的设计人员在持续的压力下，需要在有限的功耗和面积预算内增加内存空间，同时实现更高的性能。新思科技新推出的32位ARC HS5x和64位HS6x处理器的多核功能，使我们能够将功耗与性能效率提升至全新水平，这是目前市场上的其他处理器无法提供的。”

The Linley Group高级分析师Mike Demler表示：“网络、存储和无线设备等高端嵌入式系统变得越来越复杂，需要在不影响能效的前提下增强处理器功能和性能。新思科技新推出的ARC HS5x和HS6x CPU不仅可以满足这些需求，也提供了支持未来嵌入式系统所需的可配置性和可扩展性。”

ARC HS5x和ARC HS6x处理器基于新的ARCv3 ISA，支持各种32位和64位指令。这些处理器具有高速10级、双发射流水线，在功耗和面积有限的情况下提高了功能单元的利用率。HS5x处理器的32位流水线可以执行所有ARCv3 32位指令，而HS6x处理器的64位流水线和寄存器文件可以执行32位和64位指令。此外，ARC HS6x支持64位虚拟地址空间和52位物理地址空间，可以直接寻址当前和未来的大内存，并支持128位加载和存储，以实现高效的数据移动。ARC HS5x和HS6x处理器的多核版本都包括先进的高带宽处理器内部互连，通过异步时钟和高达800 GB/s的内部聚合带宽来简化开发和时序收敛。为了进一步简化多核配置中的物理设计和时序收敛，每个核位于自己的功率域中，并且与其他核具有异步时钟关系。新的128位矢量浮点单元支持F16、F32和F64操作，具有2个周期的累积延迟。跟所有ARC处理器一样，HS5x和HS6x处理器都高度可配置，并采用ARC Processor EXtension （APEX）技术，支持自定义指令，可满足每个目标应用的独特性能、功耗和面积要求。

HS5x和HS6x处理器由新思科技的ARC MetaWare开发工具套件提供支持，其中包括一个针对处理器超标量架构进行优化的高级C/C++编译器，一个用于调试和分析代码的多核调试器，以及一个用于硬件前软件开发的快速指令集模拟器（ISS）。周期精确的模拟器可用于设计优化和验证。处理器的开源软件支持包括Zephyr实时操作系统、优化的Linux内核、GNU编译器集合（GCC）、GNU调试器（GDB）和相关的GNU编程实用程序（二进制工具）。第三方合作伙伴提供了其他硬件和软件工具，使开发人员能够灵活地为其设计项目选择最好和最熟悉的工具。

新思科技IP营销与战略高级副总裁John Koeter表示：“固态硬盘、无线控制和家庭网络等嵌入式应用正变得越来越复杂，需要在有限的功耗和面积预算内显著提高性能。随着全新ARCv3 ISA的发布以及ARC HS5x和HS6x处理器的推出，设计人员可以满足当今和未来嵌入式设计日益增长的性能需求。”

上市和资源

DesignWare ARC HS5x和HS6x处理器定于2020年第三季度上市。新款处理器将包括ARC HS56、HS57D、HS58、HS66、HS68和各自的多核版本（HS56MP、HS57DMP、HS58MP、HS66MP、HS68MP）。

DesignWare IP核简介

新思科技是面向芯片设计提供高质量的经芯片验证的IP核解决方案的领先供应商。DesignWare IP核组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟IP、有线和无线接口IP、安全IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将IP整合进芯片，新思科技IP Accelerated计划提供IP原型设计套件、IP软件开发套件和IP子系统。新思科技对IP核质量的广泛投资、全面的技术支持以及强大的IP开发方法使设计人员能够降低整合风险，并加快上市时间。

责任编辑：gt