合见工软副总裁吴晓忠：全国产 EDA/IP 助力新形势下芯片需求

7 月 17 日，在第五届（2025）RISC-V 中国峰会主论坛上，合见工软副总裁吴晓忠表示，EDA 与 IP 虽市场规模仅约 170 亿美元，却支撑着 6000 亿美元的半导体产业，进而撬动数十万亿规模的数字经济。过去，EDA 鲜少进入公众视野，但近年来随着中美技术博弈加剧，其战略地位日益凸显。
 
从 2020 年到 2025 年，美国的出口管制政策不断收紧，尤其 2024-2025 年的相关政策影响显著。去年的 “1202 新政” 迫使中国设计企业做出 “二选一” 的抉择：若在国内采用先进工艺投片，就不能使用 “三大家” 的技术。而且，去年 “1202 新政” 后，企业与 “三大家” 签订《授权协议》时，通常会被要求补充签订 EUC，部分客户可能未曾留意这一点。今年 1 月推出 “白名单”，规定所有先进制程的算力芯片不能直接运回，必须经 OSAT 封装后才可运回。直至今年 5 月，限令达到顶峰，“三大家” 处于断供状态，目前才刚刚放开。由此可见，EDA 若不能实现完全自主，中国企业终将受制于人。
 
合见工软于 2020 年注册，2021 年正式投入运营，总部位于张江，在国内设有 10 个办公室，拥有 2 个海外中心，员工接近 1200 人。公司拥有三个全资子公司，还投资了一家从事测试的公司。
 
目前，合见工软分为三大产品线：​
·芯片级 EDA：涵盖数字芯片验证全流程，在设计方面，已实现 DFT 全流程覆盖，还有基于大模型的设计代码自动生成工具 UDA。​
·系统级 EDA：具备全国产高性能大规模 PCB 板级设计以及先进封装级全场景设计平台。
·高性能 IP：包含几乎所有的高速接口及存储类 IP。
 
吴晓忠介绍说：“我们的主线产品是芯片功能级的验证平台，其中‘硬件’分为两条产品线：纯硬仿产品 UVHP 和全场景的硬件系统 UVHS。搭配硬件仿真器的有虚拟原型平台，若部分代码尚未生成 RTL，可通过该平台集成。此外，我们还提供自研的 RISC-V 模型，方便客户在做 RISC-V 设计且部分代码未完成时，进行早期的设计开发和软件开发；若客户有自己的 RISC-V 模型，也可直接整合到我们的工具中。”
 
除数字验证外，合见工软在数字实现上拥有全自研的 DFT 全流程平台，涵盖边界扫描、MBIST、ATPG、DIAG、YIELD 等方面。该工具流程可与主流流程便捷切换，从配置设置到架构都较为接近，能快速完成切换。在诊断精度上，达到业界领先水平。
 
在 IP 方案方面，合见工软布局了高性能 IP 业务和定制化设计解决方案。此外，该公司的系统级 EDA 不仅支持 PCB 设计，还能支持先进封装，该工具支持百万 Pin 级，可满足先进封装中几百个设计的需求，国内已有大型客户使用合见工软的 PCB 产品进行封装底座设计。
 
综上，通过核心产品的布局，合见工软已经实现从验证到实现的全国产替代。