台积电: 5nm制程正式进入试产阶段,性能提升了15%

台积电今天宣布，其5nm制程正式进入试产阶段，并推出了完整的5nm设计架构，可协助客户实现实现支持下一代高效能运算应用产品的5nm系统单芯片设计。相比7nm制程，5nm工艺在ARM Cortex-A72核心上能够提供1.8倍的逻辑密度，但性能仅仅提升了15%。

苹果体验店

台积电指出，5nm制程将会完全采用极紫外光(EUV)微影技术，因此可带来EUV技术提供的制程简化效益。5nm制程能够提供全新等级的效能及功耗解决方案，支援下一代的高端移动及高效能运算需求的产品。目前，其他晶元厂的7nm工艺尚举步维艰，在5nm时代台积电再次领先。

台积电

作为台积电最大的合作伙伴之一，苹果下一代A13仿生芯片预计还将采用7nm工艺。明年的A14仿生芯片，也就是iPhone 12所采用的芯片，则有望采用全新的5nmEUV工艺制程。不过5nm工艺对芯片性能的提升实在太小，因此，A14仿生芯片能否采用全新的架构设计就十分重要了。